Control Interfaces and Processing System IP コアは、XRAM 統合ブロックへの PL インターフェイスの設定にも使用します (XRAM 統合ブロックをサポートするデバイスのみ)。
図 1. XRAM への PL AXI インターフェイスを CIPS IP で設定
注記: XRAM の詳細は、
『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) の XRAM および DDRMC に関連するセクションを参照してください。