[PL-PS Configuration] では、PL と PL 間のインターフェイスを管理します。図 1 は、Control, Interfaces and Processing System IP コアの PL-PS インターフェイスを示しており、PL への GP マスター ポート 2 つと PL からの GP スレーブ ポート 3 つを備えています。その他、PL からの ACE ポートと ACP ポートが 1 つずつ含まれます。これらの最大データ幅はいずれも 128 ビットです。
[PL-PS Configuration] では、PL と PL 間のインターフェイスを管理します。図 1 は、Control, Interfaces and Processing System IP コアの PL-PS インターフェイスを示しており、PL への GP マスター ポート 2 つと PL からの GP スレーブ ポート 3 つを備えています。その他、PL からの ACE ポートと ACP ポートが 1 つずつ含まれます。これらの最大データ幅はいずれも 128 ビットです。