[I/O Configuration] - 3.4 日本語

Control Interfaces and Processing System LogiCORE IP 製品ガイド (PG352)

Document ID
PG352
Release Date
2023-10-18
Version
3.4 日本語

[I/O Configuration] ではペリフェラルやそれらの I/O 接続を設定します。これらの信号には属性を割り当てることができます。I/O ペリフェラルは、PMC と PS の 2 つのドメインに分けられます。合計 78 の MIO があり、そのうち PMC ドメインには 52 (PMC MIO Bank0 と PMC MIO Bank1)、PS ドメインには 26 (LPD MIO Bank) あります。各 IO は、規則に従って任意のペリフェラルに割り当てることができます。

または、各ペリフェラルからの同じピンを EMIO 信号に配線し、デバイスの PL 部分に信号を転送してさらに処理させることも可能です。MIO および EMIO の詳細は、 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) の「MIO (Multiplexed I/O)」を参照してください。ペリフェラルのピン配置に利用できる MIO は、PMC MIO Bank0 (MIO 0-25)、PMC MIO Bank1 (MIO 26-51)、および LPD MIO Bank (MIO 52-77) の 3 つのバンクに分かれています。各バンクには、すべての MIO に対して共通の I/O 電圧規格が設定されます。デフォルトで LVCMOS1.8 が設定されており、その他 LVCMOS2.5 と LVCMOS3.3 の 2 つのオプションがあります。

コア内のペリフェラル、GPIO、タンパー信号などを選択して MIO を活用します。複数のペリフェラル間で MIO の競合が発生すると、DRC メッセージによって警告されます。各ペリフェラルではサポートされる MIO セットが異なるため、これらを利用してペリフェラル間で MIO の DRC を回避できます。また、各ペリフェラルには EMIO オプションがあるため、これを利用して MIO の競合を回避することも可能です。

[I/O Configuration] でペリフェラルを有効にすると、[Clock Configuration] で各ペリフェラルの周波数を設定できます。

各 MIO にはピン パッドの属性があり、各 MIO をクリックするとコアのこれらの属性を設定できます。

Drive
駆動強度の選択に使用する MIO ピン パッド属性 [Drive Strength] (mA)。有効な値は、0、4、8、および 12 です。
Slew
スルーレートに基づいてデバイスの速度を fast または slow のいずれかで指定する MIO ピン パッドの属性。
Pull
pull-up または pull-down を選択してデバイスを有効化/無効化するためのピン パッドの属性。
Schmitt
入力 I/O 電圧タイプとして CMOS または Schmitt を選択する MIO ピン パッドの属性。
Direction
特定の信号に対して方向を固定できる MIO ピン パッドの属性。

次の図に、PS/PMC の MIO バンクと MIO パッドの属性設定を示します。

図 1. I/O コンフィギュレーション