[High-Speed Debug Port (HSDP)] - 3.4 日本語

Control Interfaces and Processing System LogiCORE IP 製品ガイド (PG352)

Document ID
PG352
Release Date
2023-10-18
Version
3.4 日本語

高速デバッグ ポートは、プログラマブル ロジック (PL)、プロセッシング システム (PS)、および AI エンジンのデバッグとトレースを実行するプロトコルです。デバイス上のギガビット トランシーバーを使用できるため、JTAG インターフェイスよりも優れた性能を提供できます。

HSDP プロトコルを使用する場合、トランザクション層は DPC (Debug Packet Controller) で制御され、リンク層は次に示す 4 つのインターフェイスのいずれかを使用できます。

  • JTAG
  • HSDP Aurora (ハードの Aurora IP)
  • CPM PCIe コントローラー
  • PL Aurora (ソフトの Aurora IP)
警告: ハード実装の HSDP Aurora を使用する場合は、デザインのほかの部分で利用できる GTY トランシーバーが制限されるため注意が必要です。制限に関する詳細は、 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) の XPIPE GTY トランシーバー チャネルの表を参照してください。高速デバッグ ポートの詳細は、 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) の「Integrated Debug」を参照してください。
図 1. [High Speed Debug Port]