Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド (PG347) - 3.4 日本語

Document ID: PG347
Release Date: 2024-05-30
Version: 3.4 日本語

概要
この資料に関連する設計プロセス
用語
概要
CPM4 の概要
使用モード
QDMA Subsystem
AXI Bridge Subsystem
XDMA サブシステム
CPM4 の共通機能
QDMA の機能
AXI ブリッジ機能
XDMA の機能
規格
最小デバイス要件
ライセンスおよび注文情報
CPM5 の概要
使用モード
QDMA サブシステム
AXI Bridge Subsystem
CPM5 の共通機能
QDMA 機能モード
AXI ブリッジ機能モード
規格
最小デバイス要件
ライセンスおよび注文情報
コアを使用するデザイン
CPM4 用のサブシステムを使用するデザイン
クロッキング
リセット
CPM5 用のサブシステムを使用するデザイン
クロッキング
リセット
データ帯域幅とパフォーマンスの調整
Tandem コンフィギュレーション
概要
サポートされるデバイス
Tandem + DFX
Tandem コンフィギュレーションソリューションの有効化
シリコンへのプログラミングイメージの転送
Tandem コンフィギュレーションの性能
デザイン動作
ステージ 2 の Tandem PCIe のロード
デザイン要件
提供のソフトウェアとドライバーの使用
QDMA
XDMA (CPM4 のみ)
MCAP VSEC
デザインのバージョン互換性チェック
Tandem PCIe と DFX のコンフィギャラブルサンプルデザイン
既知の問題および制限
QDMA Subsystem for CPM4
概要
QDMA のアーキテクチャ
DMA エンジン
ディスクリプターエンジン
H2C メモリマップドエンジン
C2H メモリマップドエンジン
H2C ストリームエンジン
C2H ストリームエンジン
コンプリーションエンジン
ブリッジインターフェイス
AXI メモリマップドブリッジのマスターインターフェイス
PCIe から AXI への BAR
AXI メモリマップドブリッジスレーブインターフェイス
AXI から PCIe への BAR
割り込みモジュール
PCIe ブロックインターフェイス
PCIe CQ/CC
PCIe RQ/RC
PCIe コンフィギュレーション
キューの一般的なデザイン
H2C および C2H のキュー
コンプリーションキュー
SR-IOV のサポート
制限
アプリケーション
製品仕様
QDMA の性能最適化
QDMA 操作
ディスクリプターエンジン
ディスクリプターコンテキスト
ソフトウェアディスクリプターコンテキスト構造 (0x0 C2H および 0x1 H2C)
ハードウェアディスクリプターコンテキスト構造 (0x2 C2H および 0x3 H2C)
クレジットディスクリプターコンテキスト構造
ディスクリプターフェッチ
内部モード
内部モードのライトバックおよび割り込み (AXI MM および H2C ST)
ディスクリプターバイパスモード
ディスクリプターバイパスモードのライトバック/割り込み
マーカー応答
トラフィックマネージャー出力インターフェイス
ディスクリプタークレジット入力インターフェイス
エラー
メモリマップド DMA
動作
エラー
AXI メモリマップドディスクリプター (H2C および C2H 用) (32B)
AXI メモリマップドライトバックステータス構造 (H2C および C2H 用)
ストリームモードの DMA
H2C ストリームエンジン
内部モードおよびバイパスモード
H2C ストリームディスクリプター (16B)
ディスクリプターのメタデータ
長さが 0 のディスクリプター
H2C ストリームステータスディスクリプターライトバック
H2C ストリームデータアライナー
エラーのあるディスクリプターの処理
PCIe からのデータエラーの処理
C2H ストリームエンジン
C2H ストリームディスクリプター (8B)
C2H プリフェッチエンジン
C2H ストリームモード
C2H ストリームパケットタイプ
エラーのあるディスクリプターの処理
C2H コンプリーション
C2H コンプリーションコンテキスト構造
C2H コンプリーションステータス構造
C2H コンプリーションエントリ構造
C2H コンプリーション入力パケット
C2H 割り込み/完了ステータスの調整
C2H タイマー
例外イベントの処理
ブリッジ
PCIe の AXI トランザクション
PCIe のトランザクション順序付け
BAR およびアドレス変換
BAR アドレス指定
アドレス変換
例 1 (32 ビット PCIe アドレスマッピング)
例 2 (64 ビット PCIe アドレスマッピング)
例 3
例 4
チェックの解決方法
不正な TLP
異常状態
スレーブブリッジの異常状態
不正なバーストタイプ
コンプリーション TLP エラー
予期せぬ完了
サポートされない要求
コンプリーションタイムアウト
コンプリーションパケットで受信したポイズンビット
コンプリーターの中断
PCIe エラー処理
マスターブリッジの異常状態
AXI DECERR 応答
AXI SLVERR 応答
PCIe の最大ペイロードサイズ、最大読み出し要求サイズ、または 4K ページ違反
コンプリーションパケット
ポイズンビット
長さが 0 の要求
リンクダウンの動作
割り込み
非同期割り込みおよびキューベース割り込み
割り込みエンジン
直接割り込み
割り込みアグリゲーションリング
レガシ割り込み
ユーザー割り込み
エラー割り込み
キュー管理
ファンクションマップテーブル
コンテキストプログラミング
キューの設定
キューの除外
仮想化
メールボックス
ファンクションレベルリセット
メールボックス IP
ポート ID
システム管理
リセット
VDM
コンフィギュレーション拡張
[Expansion ROM]
エラー
ブリッジエラー
スレーブブリッジの異常状態
イリーガルバーストタイプ
コンプリーション TPL エラー
予期せぬ完了
サポートされない要求
コンプリーションタイムアウト
コンプリーションパケットで受信したポイズンビット
コンプリーターの中断
PCIe エラー処理
マスターブリッジの異常状態
AXI DECERR 応答
AXI SLVERR 応答
PCIe の最大ペイロードサイズ、最大読み出し要求
コンプリーションパケット
ポイズンビット
長さが 0 の要求
リンクダウンエラー
データパスエラー
DMA エラー
エラーアグリゲーター
C2H ストリーミング致命的エラー処理
ポートの説明
QDMA グローバル信号
AXI スレーブインターフェイス
AXI4 メモリマップドインターフェイス
AXI4-Lite マスターインターフェイス
AXI4-Stream H2C インターフェイス
AXI4-Stream C2H インターフェイス
AXI4-Stream ステータスインターフェイス
AXI4-Stream C2H 書き込み完了インターフェイス
VDM インターフェイス
FLR インターフェイス
QDMA ディスクリプターバイパス入力インターフェイス
QDMA ディスクリプターバイパス出力インターフェイス
QDMA ディスクリプタークレジット入力インターフェイス
QDMA トラフィックマネージャークレジット出力インターフェイス
ユーザー割り込み
NoC ポート
CPM4 メールボックスポート
レジスタ空間
QDMA PF アドレスレジスタ空間
QDMA_CSR (0x0000)
QDMA_TRQ_MSIX (0x2000)
QDMA_PF_MAILBOX (0x2400)
ファンクションステータスレジスタ (0x2400)
ファンクションコマンドレジスタ (0x2404)
ファンクション割り込みベクターレジスタ (0x2408)
ターゲットファンクションレジスタ (0x240C)
ファンクション割り込みベクターレジスタ (0x2410)
RTL バージョンレジスタ (0x2414)
PF 肯定応答レジスタ (0x2420-0x243C)
FLR 制御/ステータスレジスタ (0x2500)
受信メッセージメモリ (0x2C00-0x2C7C)
送信メッセージメモリ (0x3000-0x307C)
QDMA_TRQ_SEL_QUEUE_PF (0x6400)
QDMA_DMAP_SEL_INT_CIDX[2048] (0x6400)
QDMA_DMAP_SEL_H2C_DSC_PIDX[2048] (0x6404)
QDMA_DMAP_SEL_C2H_DSC_PIDX[2048] (0x6408)
QDMA_DMAP_SEL_CMPT_CIDX[2048] (0x640C)
QDMA VF アドレスレジスタ空間
QDMA_TRQ_SEL_QUEUE_VF (0x3000)
QDMA_TRQ_MSIX_VF (0x400)
QDMA_VF_MAILBOX (0x1000)
ファンクションステータスレジスタ (0x1000)
ファンクションコマンドレジスタ (0x1004)
ファンクション割り込みベクターレジスタ (0x1008)
ターゲットファンクションレジスタ (0x100C)
ファンクション割り込み制御レジスタ (0x1010)
RTL バージョンレジスタ (0x1014)
受信メッセージメモリ (0x1800-0x187C)
送信メッセージメモリ (0x1C00-0x1C7C)
AXI スレーブレジスタ空間
ブリッジレジスタ空間
DMA レジスタ空間
デザインフローの手順
演習 1: NoC および DDR に対する QDMA AXI MM インターフェイス
演習 2: Mailbox を使用した NoC および DDR に対する QDMA AXI MM インターフェイス
カスタマイズ可能なサンプルデザイン (CED)
CED の生成手順
Versal_CPM_QDMA_EP_Design
CPM4_QDMA_Gen4x8_MM_ST_Design
サンプルデザインのレジスタ
C2H_ST_QID (0x000)
C2H_ST_LEN (0x004)
C2H_CONTROL_REG (0x008)
H2C_CONTROL_REG (0x00C)
H2C_STATUS (0x010)
C2H_STATUS (0x018)
C2H_PACKET_COUNT (0x020)
C2H_PREFETCH_TAG(0x024)
C2H_COMPLETION_DATA_0 (0x030)
C2H_COMPLETION_DATA_1 (0x034)
C2H_COMPLETION_DATA_2 (0x038)
C2H_COMPLETION_DATA_3 (0x03C)
C2H_COMPLETION_DATA_4 (0x040)
C2H_COMPLETION_DATA_5 (0x044)
C2H_COMPLETION_DATA_6 (0x048)
C2H_COMPLETION_DATA_7 (0x04C)
C2H_COMPLETION_SIZE (0x050)
SCRATCH_REG0 (0x060)
SCRATCH_REG1 (0x064)
C2H_PACKETS_DROP (0x088)
C2H_PACKETS_ACCEPTED (0x08C)
DESCRIPTOR_BYPASS (0x090)
USER_INTERRUPT (0x094)
USER_INTERRUPT_MASK (0x098)
USER_INTERRUPT_VECTOR (0x09C)
DMA_CONTROL (0x0A0)
VDM_MESSAGE_READ (0x0A4)
CPM4_QDMA_Gen4x8_MM_ST_Performance_Design
Versal_CPM_QDMA_EP_Simulation_Design
Versal_CPM_Bridge RP_Design
デバッグ
AMD アダプティブコンピューティングソリューションのヘルプ
資料
デバッグガイド
アンサー
コアに関するマスターアンサー
テクニカルサポート
ハードウェアデバッグ
汎用チェック
ソフトリセット
レジスタ
デバッグツール
Vivado Design Suite のデバッグ機能
アプリケーションソフトウェア開発
デバイスドライバー
Linux QDMA ソフトウェアアーキテクチャ (PF/VF)
ドライバーの使用
リファレンスソフトウェアドライバーのフロー
AXI4 メモリマップのフローチャート
AXI4 メモリマップド C2H フロー
AXI4 メモリマップド H2C フロー
AXI4-Stream フローチャート
AXI4-Stream C2H フロー
AXI4-Stream H2C フロー
アップグレード
QDMA Subsystem for CPM5
概要
QDMA のアーキテクチャ
DMA エンジン
ディスクリプターエンジン
H2C メモリマップドエンジン
C2H メモリマップドエンジン
H2C ストリームエンジン
C2H ストリームエンジン
コンプリーションエンジン
ブリッジインターフェイス
AXI メモリマップドブリッジマスターインターフェイス
PCIe から AXI への BAR
AXI4 メモリマップドブリッジスレーブインターフェイス
AXI から PCIe への BAR
割り込みモジュール
PCIe ブロックインターフェイス
PCIe CQ/CC
PCIe RQ/RC
PCIe コンフィギュレーション
キューの一般的なデザイン
H2C および C2H のキュー
完了キュー
SR-IOV のサポート
制限事項
アプリケーション
製品仕様
QDMA の性能最適化
QDMA の動作
ディスクリプターエンジン
ディスクリプターコンテキスト
ソフトウェアディスクリプターコンテキスト構造 (0x0 C2H および 0x1 H2C)
ハードウェアディスクリプターコンテキスト構造 (0x2 C2H および 0x3 H2C)
クレジットディスクリプターコンテキスト構造
ディスクリプターフェッチ
内部モード
内部モードのライトバックおよび割り込み (AXI MM および H2C ST)
ディスクリプターバイパスモード
ディスクリプターバイパスモードのライトバック/割り込み
マーカー応答
トラフィックマネージャー出力インターフェイス
ディスクリプタークレジット入力インターフェイス
エラー
メモリマップド DMA
動作
エラー
AXI メモリマップドディスクリプター (H2C および C2H 用) (32B)
AXI メモリマップドライトバックステータス構造 (H2C および C2H 用)
ストリームモードの DMA
H2C ストリームエンジン
内部モードおよびバイパスモード
H2C ストリームディスクリプター (16B)
ディスクリプターのメタデータ
長さが 0 のディスクリプター
H2C ストリームステータスディスクリプターライトバック
H2C ストリームデータアライナー
エラーのあるディスクリプターの処理
PCIe からのデータエラーの処理
C2H ストリームエンジン
C2H ストリームディスクリプター (8B)
C2H プリフェッチエンジン
C2H ストリームモード
C2H ストリームパケットタイプ
エラーのあるディスクリプターの処理
コンプリーションエンジン
コンプリーションコンテキスト構造
完了ステータス構造
コンプリーションエントリ構造
コンプリーション入力パケット
コンプリーションステータス/割り込み調整
完了タイマー
例外イベントの処理
ブリッジ
スレーブブリッジ
BDF テーブル
アドレス変換
スレーブアドレス変換の例
マスターブリッジ
割り込み
非同期割り込みおよびキューベース割り込み
割り込みエンジン
直接割り込み
割り込みアグリゲーションリング
割り込みコンテキスト構造
割り込みアグリゲーションエントリ
割り込みフロー
エラー割り込み
ユーザー割り込み
キュー管理
ファンクションマップテーブル
コンテキストプログラミング
キューの設定
キューの除外
仮想化
メールボックス
ファンクションレベルリセット (FLR)
CPM5 Mailbox IP
ポート ID
ホストプロファイル
システム管理
リセット
VDM
拡張 ROM
エラー
ブリッジエラー
スレーブブリッジの異常状態
無効なバーストタイプ
コンプリーション TLP エラー
予期せぬ完了
サポートされないリクエスト
コンプリーションタイムアウト
コンプリーションパケットで受信したポイズンビット
コンプリーターの中断 (CA)
マスターブリッジの異常状態
AXI DECERR 応答
AXI SLVERR 応答
PCIe の最大ペイロードサイズ、最大読み出しリクエストサイズ
コンプリーションパケット
ポイズンビット
長さが 0 の要求
リンクダウンエラー
データパスエラー
DMA エラー
エラーアグリゲーター
C2H ストリーミング致命的エラー処理
ポートの説明
QDMA グローバルポート
AXI スレーブモードインターフェイス
AXI4 メモリマップドインターフェイス
AXI4-Lite マスターインターフェイス
AXI4-Stream H2C ポート
AXI4-Stream C2H ポート
AXI4-Stream C2H コンプリーションポート
AXI4-Stream ステータスポート
AXI4-Stream C2H 書き込みコンプリーションポート
VDM ポート
FLR ポート
QDMA ディスクリプターバイパス入力ポート
QDMA ディスクリプターバイパス出力ポート
QDMA ディスクリプタークレジット入力ポート
QDMA トラフィックマネージャークレジット出力ポート
ユーザー割り込み
MSIX 割り込みオプション
キューステータスポート
キューステータスデータ
NoC ポート
QDMA 管理ポート
レジスタ空間
QDMA PF アドレスレジスタ空間
QDMA_CSR (0x0000)
QDMA_TRQ_SEL_QUEUE_PF (0x18000)
QDMA_DMAP_SEL_INT_CIDX[2048] (0x18000)
QDMA_DMAP_SEL_H2C_DSC_PIDX[2048] (0x18004)
QDMA_DMAP_SEL_C2H_DSC_PIDX[2048] (0x18008)
QDMA_DMAP_SEL_CMPT_CIDX[2048] (0x1800C)
QDMA_PF_MAILBOX (0x42400)
ファンクションステータスレジスタ (0x42400)
ファンクションコマンドレジスタ (0x42404)
ファンクション割り込みベクターレジスタ (0x42408)
ターゲットファンクションレジスタ (0x4240C)
ファンクション割り込みベクターレジスタ (0x42410)
RTL Version レジスタ (0x42414)
PF 肯定応答レジスタ (0x42420-0x4243C)
FLR 制御/ステータスレジスタ (0x42500)
受信メッセージメモリ (0x42C00-0x42C7C)
送信メッセージメモリ (0x43000-0x4307C)
FMAP プログラミング (0x43100-0x434FC)
QDMA_TRQ_MSIX (0x50000)
QDMA VF アドレスレジスタ空間
QDMA_TRQ_SEL_QUEUE_VF (0x3000)
QDMA_TRQ_MSIX_VF (0x4000)
QDMA_VF_MAILBOX (0x5000)
ファンクションステータスレジスタ (0x5000)
ファンクションコマンドレジスタ (0x5004)
ファンクション割り込みベクターレジスタ (0x5008)
ターゲットファンクションレジスタ (0x500C)
ファンクション割り込み制御レジスタ (0x5010)
RTL Version レジスタ (0x5014)
受信メッセージメモリ (0x5800-0x587C)
送信メッセージメモリ (0x5C00-0x5C7C)
AXI スレーブレジスタ空間
ブリッジレジスタ空間
QDMA レジスタ空間
デザインフローの手順
CPM5 の GUI によるカスタマイズ
QDMA AXI MM インターフェイスから NoC および DDR への演習
シミュレーション
基本的なシミュレーション
PIPE モードシミュレーション
カスタマイズ可能サンプルデザイン (CED)
CED 生成の手順
Versal_CPM_QDMA_EP_Design
CPM5_QDMA_Gen4x8_MM_ST_Design
サンプルデザインのレジスタ
C2H_ST_QID (0x000)
C2H_ST_LEN (0x004)
C2H_CONTROL_REG (0x008)
H2C_CONTROL_REG (0x00C)
H2C_STATUS (0x010)
C2H_STATUS (0x018)
C2H_PACKET_COUNT (0x020)
C2H_PREFETCH_TAG (0x024)
C2H_COMPLETION_DATA_0 (0x030)
C2H_COMPLETION_DATA_1 (0x034)
C2H_COMPLETION_DATA_2 (0x038)
C2H_COMPLETION_DATA_3 (0x03C)
C2H_COMPLETION_DATA_4 (0x040)
C2H_COMPLETION_DATA_5 (0x044)
C2H_COMPLETION_DATA_6 (0x048)
C2H_COMPLETION_DATA_7 (0x04C)
C2H_COMPLETION_SIZE (0x050)
SCRATCH_REG0 (0x060)
SCRATCH_REG1 (0x064)
C2H_PACKETS_DROP (0x088)
C2H_PACKETS_ACCEPTED (0x08C)
C2H_PACKETS_ACCEPTED (0x08C)
DESCRIPTOR_BYPASS (0x090)
USER_INTERRUPT (0x094)
USER_INTERRUPT_MASK (0x098)
USER_INTERRUPT_VECTOR (0x09C)
DMA_CONTROL (0x0A0)
VDM_MESSAGE_READ (0x0A4)
CPM5_QDMA_Gen5x8_MM_Performance_Design
CPM5_QDMA_Gen4x8_ST_Performance_Design
CPM5_QDMA_Dual_Gen4x8_MM_ST_Design
Versal_CPM_QDMA_EP_Simulation_Design
Versal_CPM_Bridge RP_Design
Versal_CPM_QDMA_EP_Design (デバイスベース)
CPM5_QDMA_Gen5x8_ST_Performance_Design
CPM5_QDMA_Dual_Gen5x8_ST_Performance_Design
アプリケーションソフトウェア開発
デバイスドライバー
Linux QDMA ソフトウェアアーキテクチャ (PF/VF)
ドライバーの使用
リファレンスソフトウェアドライバーのフロー
AXI4 メモリマップのフローチャート
AXI4 メモリマップド C2H フロー
AXI4 メモリマップド H2C フロー
AXI4-Stream フローチャート
AXI4-Stream C2H フロー
AXI4-Stream H2C フロー
デバッグ
AMD アダプティブコンピューティングソリューションのヘルプ
資料
デバッグガイド
アンサー
コアに関するマスターアンサー
テクニカルサポート
ハードウェアデバッグ
汎用チェック
レジスタ
アップグレード
AXI Bridge Subsystem for CPM4
概要
制限
製品仕様
AXI ブリッジの動作
PCIe に対する AXI トランザクション
PCIe のトランザクションオーダリング
BAR とアドレス変換
BAR アドレス指定
アドレス変換
例 1 (32 ビット PCIe アドレスのマッピング)
例 2 (64 ビット PCIe アドレスのマッピング)
例 3
例 4
アドレス指定チェック
異常な形式の TLP
異常条件
スレーブブリッジの異常条件
無効なバーストタイプ
コンプリーション TLP エラー
予期しないコンプリーション
サポートされないリクエスト
コンプリーションタイムアウト
コンプリーションパケットでポイズンビットを受信
コンプリーターの中断
PCIe エラー処理
マスターブリッジの異常条件
AXI DECERR 応答
AXI SLVERR 応答
PCIe の最大ペイロードサイズ、最大読み出しリクエストサイズ、または 4K ページ違反
コンプリーションパケット
ポイズンビット
長さが 0 のリクエスト
リンクダウン動作
エンドポイント
割り込み
レガシ割り込み
MSI および内部 MSI-X 割り込み
ルートポート
拡張コンフィギュレーションアクセスメモリ
ルートポートエニュメレーション
コヒーレントデータパス
Power Limit メッセージ TLP
ルートポートコンフィギュレーションの読み出し
ルートポート BAR
コンフィギュレーショントランザクションタイムアウト
コンフィギュレーショントランザクションの異常終了に対する応答
ポートの説明
グローバル信号
AXI スレーブモードインターフェイス
AXI マスターインターフェイス
AXI Bridge for PCIe 割り込み
レジスタ空間
スレーブブリッジレジスタの制限
デザインフローの手順
デバッグ
AMD アダプティブコンピューティングソリューションのヘルプ
資料
デバッグガイド
アンサー
コアに関するマスターアンサー
テクニカルサポート
ハードウェアデバッグ
汎用チェック
レジスタ
アップグレード
AXI Bridge Subsystem for CPM5
概要
制限
製品仕様
AXI ブリッジの動作
PCIe に対する AXI トランザクション
PCIe のトランザクションオーダリング
ブリッジ
スレーブブリッジ
BDF テーブル
アドレス変換
スレーブアドレス変換の例
マスターブリッジ
ルートポート
異常な形式の TLP
異常条件
スレーブブリッジの異常条件
無効なバーストタイプ
コンプリーション TLP エラー
予期しないコンプリーション
サポートされないリクエスト
コンプリーションタイムアウト
コンプリーションパケットでポイズンビットを受信
コンプリーターの中断
PCIe エラー処理
マスターブリッジの異常条件
AXI DECERR 応答
AXI SLVERR 応答
PCIe の最大ペイロードサイズ、最大読み出しリクエストサイズ、または 4K ページ違反
コンプリーションパケット
ポイズンビット
長さが 0 のリクエスト
リンクダウン動作
エンドポイント
割り込み
レガシ割り込み
MSI および内部 MSI-X 割り込み
ルートポート
拡張コンフィギュレーションアクセスメモリマップ
ルートポートのエニュメレーション
Power Limit メッセージ TLP
ルートポートコンフィギュレーションの読み出し
ルートポート BAR
コンフィギュレーショントランザクションタイムアウト
コンフィギュレーショントランザクションの異常終了に対する応答
割り込みの受信
ポートの説明
グローバル信号
AXI スレーブモードインターフェイス
AXI マスターインターフェイス
AXI4-Lite マスターインターフェイス
PCIe 用 AXI ブリッジの割り込み
レジスタ空間
スレーブブリッジレジスタの制限事項
デザインフローの手順
デバッグ
AMD アダプティブコンピューティングソリューションに関するヘルプ情報の入手方法
資料
デバッグガイド
アンサー
コアに関するマスターアンサー
テクニカルサポート
ハードウェアデバッグ
汎用チェック
レジスタ
アップグレード
XDMA Subsystem for CPM4
概要
制限
アーキテクチャ
ターゲットブリッジ
H2C チャネル
C2H チャネル
H2C (Host-to-Card) バイパスマスター
IRQ モジュール
レガシ割り込み
MSI および MSI-X 割り込み
コンフィギュレーションブロック
製品仕様
XDMA の動作
ディスクリプター
ディスクリプターバイパス
ポーリングモード
DMA H2C ストリーム
DMA C2H ストリーム
アドレスアライメント
長さの最小粒度
パリティ
ポートの説明
グローバル信号
AXI スレーブモードインターフェイス
AXI4 メモリマップドインターフェイス
AXI4-Lite マスターインターフェイス
H2C チャネル 0-3 AXI4-Stream インターフェイスの信号
C2H チャネル 0-3 AXI4-Stream インターフェイスの信号
割り込みインターフェイス
チャネル 0-3 DMA ステータスインターフェイス
ディスクリプターバイパスインターフェイス
NoC ポート
レジスタ空間
XDMA アドレスレジスタ空間
PCIe to AXI ブリッジマスターアドレスマップ
PCIe to DMA アドレスマップ
PCIe to DMA アドレスのフォーマット
AXI スレーブレジスタ空間
ブリッジレジスタ空間
DMA レジスタ空間
デザインフローの手順
XDMA AXI MM インターフェイスから NoC および DDR への演習
アプリケーションソフトウェア開発
デバイスドライバー
Linux デバイスドライバー
ドライバーの使用
割り込み処理
レガシ割り込み
MSI 割り込み
MSI-X 割り込み
ユーザー割り込み
H2C フローの例
C2H フローの例
デバッグ
AMD アダプティブコンピューティングソリューションのヘルプ
資料
デバッグガイド
アンサー
コアに関するマスターアンサー
テクニカルサポート
ハードウェアデバッグ
汎用チェック
レジスタ
アップグレード
CPM4 の GT の選択およびピンプランニング
CPM4 GT の選択
PL PCIe GT の選択
CPM4 のその他の留意点
GT のロケーション CPM4 GTY のロケーション
GT の位置の割り当て
GT クワッドの位置
CPM5 の GT の選択およびピンプランニング
CPM5 に関する一般的なガイダンス
GTYP クワッドと REFCLK の配置
RESET の配置
CPM5 のコンフィギュレーションに関する注記
指定されたエンジニアリングサンプルデバイスの CPM5 に関するガイダンス
GTYP クワッドと REFCLK の配置
RESET の配置
CPM5 のコンフィギュレーションに関する注記
指定されたエンジニアリングサンプルデバイスからの CPM5 の移行に関するガイダンス
GTYP クワッドと REFCLK に関する注意事項
RESET に関する注意事項
CPM5 のコンフィギュレーションに関する注意事項
CPM5 GTYP の位置
HSDP-over-PCIe によるデザインのデバッグ
概要
Host PC HSDP-PCIe Driver
ホスト PC 上の hw_server アプリケーション
HSDP-over-PCIe に対応した FPGA デザイン
ユーザーモード
管理モード
Implementing the HSDP-over-PCIe Example Design
サンプルデザインを開いてビットストリームを生成する
System Bring-Up
ドライバーのコンパイルとロード
Launch hw_server on the Remote or Local Host PC
Vivado IDE を hw_server アプリケーションに接続して PCIe 経由でのデバッグを実行する
CPM4 における割り込みリクエスト (IRQ) の配線とプログラム
CPM5 における割り込みリクエスト (IRQ) の配線とプログラム
移行
制限
その他のリソースおよび法的通知
その他の資料
サポートリソース
参考資料
改訂履歴
お読みください: 重要な法的通知

Back to home page