DMA_CONTROL (0x0A0) - DMA_CONTROL (0x0A0) - 2.0 日本語 - PG344

Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 製品ガイド (PG344)

Document_ID
PG344
Release_Date
2024-06-03
Version
2.0 日本語
表 1. DMA 制御 (0x0A0)
ビット デフォルト アクセス タイプ フィールド 説明
[31:1]   NA   予約
[0] 0 RW gen_qdma_reset soft_reset がセットされている場合は、DMA ブロックへのソフト リセットを生成します。このビットは、100 サイクル後にクリアになります。

DMA_control[0] に 1 が書き込まれると、soft_reset_n (アクティブ Low) でソフト リセットが生成されます。リセットが 100 サイクル間アサートされ、その後に続く信号はディアサートされます。