°
[AXI HP] およびサブオプション — フル電力ドメイン内の 2 つの高性能 AXI I/O コヒーレント マスター インターフェイス (AXI HPC0 FPD、AXI HPC1 FPD)、フル電力ドメイン内の 4 つの高性能スレーブ AXI インターフェイス (AXI HP0 FPD、AXI HP1 FPD、AXI HP2 FPD、AXI HP3 FPD)、低電力ドメイン内の 1 つの AXI インターフェイス (AXI LPD) があります。
各インターフェイスは、32、64、128 ビットのデータ幅をサポートします。
° S AXI ACP — DMA エンジンまたは非キャッシュ コヒーレント マスターに接続できる、1 つのアクセラレーター コヒーレンシ ポートがあります。
° S AXI ACE — 1 つの AXI コヒーレンシ拡張スレーブがあります。
|
インターフェイス名 |
略語 |
FIFO インターフェイス |
マスター |
使用法 |
|---|---|---|---|---|
|
S_AXI_HP{0:3}_FPD |
HP{0:3} |
AFI_{2:5} |
PL |
PL から FPD メイン スイッチおよび DDR への非コヒーレント パス |
|
S_AXI_LPD |
PL_LPD |
AFI_6 |
PL |
PL から LPD 内の IOP への非コヒーレント パス |
|
S_AXI_ACE_FPD |
ACE |
なし |
PL |
PL 内のメモリと CCI の間の双方向コヒーレント パス |
|
S_AXI_ACP_FPD |
ACP |
なし |
PL |
レガシ コヒーレンシ。L2 キャッシュ
|
|
S_AXI_HPC{0, 1}_FPD |
HPC{0,1} |
AFI_{0:1} |
PL |
CCI と I/O コヒーレント。 L2 キャッシュ アロケーションなし |
|
M_AXI_HPM{0, 1}_FPD |
HPM{0,1} |
なし |
PS |
FPD マスターから PL スレーブへ |
|
M_AXI_HPM0_LPD |
LPD_PL |
なし |
PS |
LPD マスターから PL スレーブへ |