PLL Options - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

Name — PS 内で利用可能な 5 つの PLL (APLL、VPLL、DPLL、IOPLL、RPLL) のうち 1 つです。

Source — 対応するペリフェラルのソース PLL です。

Multiplier — 各 PLL の出力周波数の計算に逓倍値として使用される 6 ビット整数値を示します。逓倍値は、手動モードでは必要な出力クロック周波数に基づいて入力します。

VCO (MHz) — [Multiplier] の適用後に得られる出力周波数です。

DIV2 — PLL 内部で 2 分周する機能を有効にします。この出力が各 PLL の実際の出力周波数になります。

Cross domain Paths — クロス ドメイン名 (FPD PLL では VPLL/DPLL/APLL_TO_LPD、LPD PLL では IOPLL/RPLL_TO_FPD) を示します。

Divisors — 6 ビット整数値を示します。この値は、各 PLL のクロス ドメイン出力周波数の計算に分周値として使用されます。分周値は、手動モードでは必要な出力クロック周波数に基づいて入力します。

デフォルト モードでは、常に実際の周波数が得られるとは限りません。結果は PLL にかかる負荷 (PLL が駆動するクロックの数) によって異なります。