Output Clocks - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

デフォルト モード ( [Enable Manual Mode] がオフ) では、要求された周波数に最も近い有効な値が得られるように、ウィザード (PCW) が M (逓倍) と D (分周) の値を自動的に計算します。各 PLL が複数のペリフェラルにクロックを供給するため、ウィザードは要求されたすべての値を達成できない場合があります。内部アルゴリズムは、次の条件に基づいて有効な最善の解を計算します。

イーサネットが有効になっている場合、ウィザードは、125MHz のイーサネット周波数を含む解を優先します。

イーサネットが有効にされ、125MHz の同じイーサネット周波数を含む複数の解がある場合、PCW は、各種ペリフェラルの総誤差値 (要求された周波数の合計から実際の周波数の合計を引いた値) が最も小さくなる解を優先します。

イーサネットが無効にされている場合も、PCW は、各種ペリフェラルの総誤差値が最も小さくなる解を優先します。

図 4-8: [Output Clocks] の [Clock Configuration] ページ

X-Ref Target - Figure 4-8

Clock_Configuration_Output_Clocks.PNG

Enable Manual Mode — このモードをオンにした場合は、異なるオプションが表示されます。このモードでは、各種 PLL の M と D の値を直接入力でき、個々の分周値を入力してより細かく制御できます。詳細は、 「Output Clocks ([Enable Manual Mode])」 を参照してください。

注記: 手動モードを自動モードに切り替えると、手動モードのクロック設定は失われ、デフォルトのクロック設定が自動モード画面に表示されます。