Other Options - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

Memory Address Map (Bank-Row-Col mapping) — AXI アドレス バスと物理メモリの間のマッピングを指定します。

Data mask and DBI — データ マスク (DM) とデータ バス反転 (DBI) の使用。

DIMM Address mirror — クラムシェル PCB トポロジで奇数ランク上のスワップされたアドレス ビットを補正します。

Parity — DDR4 パリティ チェックを有効にします。

Power Down Enable — PWRTMG.powerdown_to_x32 サイクル後にパワーダウンします。

Clock Stop — セルフリフレッシュ中またはパワーダウン中に DRAM へのクロックを停止します。

Low-Power Auto Self-Refresh — セルフリフレッシュ温度範囲を制御するか、または自動モードを有効にします。

Temp Controlled Refresh — リフレッシュ レートを温度によって調整できるようにします。

Temp Controlled Refresh Range — リフレッシュ レートを決定するための温度範囲。

Fine Granularity Refresh Mode — 短い tRFC 時間で高頻度のリフレッシュを生成します。

Self Refresh Abort — DRAM MR4 レジスタ内のセルフ リフレッシュ アボート ビットを有効にします。

2nd Clock — 2 つのクロックを持つ LPDDR3 パッケージ/トポロジで第 2 出力クロックを有効にします。

Address Copy — 2 つの CA インターフェイスを持つ LPDDR3 パッケージ/トポロジでアドレス/コマンド インターフェイスを複製します。

2tCK Command Timing (2T) — DDR3/DDR4 コマンド/アドレス/制御バス信号の 2tCK コマンド タイミング (2T タイミング) を有効にします。最適でないボード レイアウトや品質の低い電源による CAC バス上の信号品質の問題の回避策として、この機能を使用できます。