Master Interface - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

° AXI HPM0 FPD — フル電力ドメイン内の高性能マスター 0

° AXI HPM1 FPD — フル電力ドメイン内の高性能マスター 1

° AXI HPM0 LPD — 低電力ドメイン内の高性能マスター 0

各インターフェイスは、32、64、128 ビットのデータ幅をサポートします。