Low Power Domain Clocks - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

Processor/Memory Clocks — CPU_R5 プロセッサのクロック コンフィギュレーション。

Peripherals/IO Clocks — 低速ペリフェラル デバイスのクロック コンフィギュレーション。

PL Clocks — PS によって生成される、PL (PL0、PL1、PL2、PL3) へのクロック。

System Debug Clocks — デバッグ モジュール DBG_LPD のクロック コンフィギュレーション。