Fabric Reset Enable - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

ファブリック リセットは、 [PS - PL Configuration] → [General] → [Fabric Reset Enable] または [PSU_NUM_FABRIC_RESETS] の適切な設定によって有効にできます。最大 4 つまでの PL リセット信号 (pl_resetn{0:3}) を有効にできますが、デフォルトで有効になっているリセット信号は 1 つです。PL ファブリック リセットは、PS から PL へのクロック (pl_clk{0..3}) とは非同期です。

利用可能な PS-PL リセットは合計で 4 つあります。PCW からユーザーが選択できる 4 つの PL リセットは、96 個の EMIO のうち利用可能な最後の 4 つを使用します。0 ~ 4 の選択に基づいて、考慮に入れられる EMIO の数は 96 から 92 に減少します。 ファブリック リセットは、[PS-PL Configuration] ページの [General] から選択できます。

PL リセットを実現するための EMIO のトグルに必要とされる対応するレジスタは、生成される出力ファイルの一部を介して PCW によって管理されます。