PS DDR は、DDRC.PCFGQOS0 および DDRC.PCFGWQOS0 レジスタを使用してコントローラー内のトラフィック クラスを有効にします。これらのレジスタは、PS インターコネクト オーバーライド レジスタから、または個々のペリフェラルからの AXI トランザクション上で受信した ARQOS/AWQOS 信号に基づいて、DDRC トラフィック クラスを割り当てます。トラフィック クラスは次の表に従って設定されます。
|
受信した AxQoS [3:0] |
トラフィック クラス |
|---|---|
|
読み出しチャネル |
|
|
0000 ～ 0011 |
ベスト エフォート |
|
0100 ～ 1011 |
ビデオ |
|
1100 ～ 1111 |
低レイテンシ |
|
0100 ～ 1011 |
タイムアウト - 期限切れのビデオ |
|
書き込みチャネル |
|
|
0000 ～ 0111 |
ベスト エフォート |
|
1000 ～ 1111 |
ビデオ |
|
1000 ～ 1111 |
タイムアウト - 期限切れのビデオ |
AXI スレーブ インターフェイスは、デフォルトでは AXI QOS 値 0 をオーバーライドするように設定されます。その結果、AFIFM レジスタ モジュールを介したインターフェイス上の PL AXI_QOS 信号にかかわらず、PS DDR はベスト エフォートに設定されます。詳細は、『Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル』
(UG1085)
[参照 1]
の「DDR QoS コントローラー」を参照してください。