DDR Controller Options - 3.4 日本語 - PG201

Zynq UltraScale+ MPSoC プロセッシング システム製品ガイド

Document ID
PG201
Release Date
2022-05-11
Version
3.4 日本語

Memory Type — メモリ インターフェイスのタイプ。 メモリ タイプの詳細は、『Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル』 (UG1085) [参照 1] を参照してください。

Components メモリ コントローラーによってサポートされるコンポーネントのタイプ。

Effective DRAM Bus Width DDR インターフェイスのデータ幅 (ECC データ幅は含まない)。

ECC — エラー訂正符号のサポートを有効にします。