PS 内では複数のペリフェラルが利用可能なため、PCW は、これらのペリフェラルにアクセスする組織的な方法を提供します。 [Address Fragmentation] により、Zynq ® UltraScale+™ MPSoC 内でペリフェラルが割り当てられるアドレス空間に基づいてペリフェラルを拡張できます。 下位 LPD スレーブ、上位 LPD スレーブ、FPD スレーブなどが選択可能です。この選択に基づいて、選択されたセグメントのみが、PL マスターに対してマッピングされるアドレスと共に、Vivado のアドレス エディターに表示されます。
この場合、選択されたペリフェラルのリストのみがアドレス エディターに表示されます。 単一のアドレス ブロックを Zynq Ultra Scale+ MPSoC のアドレス指定可能な複数のコンポーネントに割り当てるのではなく、PL コンポーネントに対して利用可能なアドレス空間を拡張する必要がある場合、この方法を使用できます。
注記:
1. DDR のサイズが 2GB 以下の場合、上位 DDR セグメントは有効になりません。
2. DDR のサイズが 2GB より大きい場合、上位 DDR セグメントを使用して、上位アドレス空間で DDR をアドレス指定できます。これは 4GB の DDR サイズに制限されます。
3. 4GB を超える上位アドレス空間にアクセスするには、PL 内に 64 ビット マスターをインプリメントする必要があります。
4. PL マスターが PCIE_HIGH ブロックを使用することは想定していないため、PCIE_HIGH1 (0x0600000000) および PCIE_HIGH2(0x8000000000) ブロックは PL マスターに開かれていません。
詳細は、『Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル』 (UG1085) [参照 1] を参照してください。