ui_clk - ui_clk - 1.4 日本語 - PG150

UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP 製品ガイド (PG150)

Document ID
PG150
Release Date
2025-05-29
Version
1.4 日本語

ユーザー インターフェイスからの出力クロックです。Vivado IDE で [2:1] または [4:1] モードを選択し、外部 SDRAM へ送信されるクロックの 1/4 の周波数とする必要があります。