app_addr[APP_ADDR_WIDTH – 1:0] - app_addr[APP_ADDR_WIDTH – 1:0] - 1.4 日本語 - PG150

UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP 製品ガイド (PG150)

Document ID
PG150
Release Date
2025-05-29
Version
1.4 日本語

この入力は、現在ユーザー インターフェイスに送信されている要求のアドレスを示します。ユーザー インターフェイスは外部 SDRAM の全アドレス フィールドを統合し、フラットなアドレス空間を示します。

app_addr を SDRAM アドレス バスおよびチップ セレクト ピンにどのようにマッピングするかは、MEM_ADDR_ORDER パラメーターで決定します。このマッピングはメモリ帯域幅の使用率に大きく影響します。MEM_ADDR_ORDER は「ROW_BANK_COLUMN」に設定することを推奨します。

次の表と図は、ROW_BANK_COLUMN 順のアドレス マッピングを示しています。

表 1. LPDDR3 ROW_BANK_COLUMN
SDRAM app_addr マッピング
Rank (RANK == 1) ? 1'b0:
app_addr[COL_WIDTH + BANK_WIDTH +: ROW_WIDTH]
app_addr[0 +: COL_WIDTH]
[Bank] app_addr[COL_WIDTH +: BANK_WIDTH]
図 1. ROW_BANK_COLUMN のアドレス順

次の表と図は、BANK_ROW_COLUMN 順のアドレス マッピングを示しています。

表 2. LPDDR3 BANK_ROW_COLUMN
SDRAM app_addr マッピング
Rank (RANK == 1) ? 1'b0:
app_addr[COL_WIDTH +: ROW_WIDTH]
app_addr[0 +: COL_WIDTH]
[Bank] app_addr[COL_WIDTH + ROW_WIDTH +: BANK_WIDTH]
図 2. BANK_ROW_COLUMN のアドレス順