- TXPLL からの CLKOUTPHY は、そのバンク内の XIPHY を駆動する
- 位相シフト 90° の CLKFBOUT を使用するように TXPLL を設定すること
- MMCM ロック出力が High に遷移するまで TXPLL をリセット状態に保持すること
- 内部フィードバックを使用すること
次の図に、3 バンク メモリ インターフェイスのクロッキング構造の例を示します。GCIO がメモリ インターフェイスの中央バンクにある MMCM を駆動します。MMCM は同じバンクに属する両方の BUFG を駆動します。BUFG の出力がインターフェイスの各バンクで使用する TXPLL を駆動し、FPGA ロジックへのシステム クロックを生成します。
MMCM はメモリ インターフェイスの中央のバンクに配置する必要があります。
- 2 バンク システムでは、指定したバイト数が最も多いバンクに MMCM を配置します。2 つのバンクで同じバイト数が選択されている場合、MMCM は一番上のバンクに配置します。
- 4 バンク システムでは、上から 2 番目のバンクに MMCM を配置します。
[System Clock Configuration] で No Buffer を選択して生成したデザインでは、MMCM を別の MMCM/PLL で駆動することはできません。カスケード クロッキング構造 および は使用できません。
MMCM をほかのバンクの GCIO ピンで駆動する場合、MMCM を駆動しているネットまたは MMCM 入力に対する CLOCK_DEDICATED_ROUTE 制約の値を「BACKBONE」とする必要があります。ネットに対する CLOCK_DEDICATED_ROUTE 制約のセットアップが推奨されます。ただし、同じネットで 2 つの MMCM が駆動されている場合、どちらの MMCM に BACKBONE 配線が必要かを検討して CLOCK_DEDICATED_ROUTE 制約を管理します。
このような場合は、MMCM 入力に対する CLOCK_DEDICATED_ROUTE 制約を設定できます。BACKBONE 配線を使用するには、GCIO と MMCM 入力の間に GCIO と同じ CMT タイルに属するクロック バッファーが存在する必要があります。I/O CMT と BUFG にあるクロック バッファーは、BUFGCE、BUFGCTRL、および BUFGCE_DIV です。このため、GCIO ピンと MMCM が同じバンクにない場合、RLDRAM 3 は GCIO と MMCM の間に BUFG をインスタンシエートします (前の図を参照)。
GCIO ピンと MMCM が別のバンクに割り当てられている場合、RLDRAM 3 は CLOCK_DEDICATED_ROUTE 制約の値を「BACKBONE」として生成します。GCIO ピンと MMCM が同じバンクに割り当てられている場合、MMCM 入力に制約を設定する必要はありません。
同様に、[System Clock Configuration] で No Buffer を選択して生成したデザインでは、GCIO ピンと MMCM が別のバンクに割り当てられている場合に BACKBONE 制約を正しく設定して GCIO と MMCM の間に BUFG/BUFGCE/BUFGCTRL/BUFGCE_DIV を配置する必要があります。コンフィギュレーションで No Buffer を選択したデザインでは、RLDRAM 3 は XDC ファイルにクロック制約を生成しません。この場合、ユーザーが No Buffer コンフィギュレーションのクロック制約に配慮する必要があります。クロッキングの詳細は、 『UltraScale アーキテクチャ クロッキング リソース ユーザー ガイド』 (UG572) を参照してください。
CLOCK_DEDICATED_ROUTE 制約の XDC 構文を次に示します。
set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_pins -hier -filter {NAME =~ */u_rld3_infrastructure/gen_mmcme*.u_mmcme_adv_inst/CLKIN1}]