このレジスタは、メモリに書き込まれるデータ ビット [31:0] にエラーを挿入するために使用します。また、エラー訂正およびエラー信号のテストにも使用できます。このレジスタのビットをセットすると、次にメモリに書き込まれるデータ ビット (ワード 0 またはビット [31:0]) は対応するビット位置がトグルし、ECC ビットは元のままメモリに書き込まれます。フォルトが挿入されると、フォルト挿入データ レジスタは自動的にクリアされます。
レジスタは、Vivado IP カタログの DDR3/DDR4 SDRAM デザインで C_ECC_TEST = ON または ECC_TEST_FI_XOR = ON かつ ECC = ON と設定した場合のみインプリメントされます。
フォルトの挿入はソフトウェアのクリティカルな領域で実行する必要があります。つまり、このレジスタへの書き込みとそれに続くメモリへの書き込みが中断されないようにします。
| ビット | 名前 | コア アクセス | リセット値 | 説明 |
|---|---|---|---|---|
| 31:0 | FI_D0 | W | 0 | 1 にセットすると、次のデータ ワードはそのビット位置に対応するビット [31:0] がトグルしてメモリに書き込まれます。フォルトを挿入後、このレジスタは自動的にクリアされます。 |
FI_D0、FI_D1、FI_D2、FI_D3 によって 1 つのエラー条件のみが挿入されるように注意する必要があります。