ECC_STATUS - ECC_STATUS - 1.4 日本語 - PG150

このレジスタには、訂正可能および訂正不可能エラーの発生に関する情報を格納します。これらのステータス ビットは、訂正可能/訂正不可能エラーの最初の発生時に個別に 1 にセットされます。これらのステータス ビットは、それぞれのビット位置に 1 を書き込むと 0 にクリアされます。つまりこれらのステータス ビットは、レジスタへの書き込みによって 0 にクリアできるだけで、1 にセットすることはできません。ECC ステータス レジスタは ECC 割り込みイネーブルレジスタとは独立して動作します。