このレジスタは、ECC ステータス レジスタの CE_STATUS および UE_STATUS ビットの値によって割り込み出力信号 (ECC_Interrupt) をアサートするかどうかを決定します。CE_EN_IRQ と UE_EN_IRQ をどちらも 1 (有効) にセットした場合、割り込み信号の値は CE_STATUS ビットと UE_STATUS ビットの論理和となります。
| ビット | 名前 | コア アクセス | リセット値 | 説明 |
|---|---|---|---|---|
| 1 | CE_STATUS | R/W | 0 | 1 の場合、訂正可能なエラーが発生したことを示します。このビット位置に 1 を書き込むとこのビットはクリアされます。 |
| 0 | UE_STATUS | R/W | 0 | 1 の場合、訂正不可能なエラーが発生したことを示します。このビット位置に 1 を書き込むとこのビットはクリアされます。 |