- 8 ～ 40 ビット幅インターフェイスをサポート
- コンポーネントの最大数は 9 個。この制限が適用されるのはコンポーネントに対してのみです。
- サポートされる集積度
- コンポーネントに対して最大 32 GB の集積度をサポート
- カスタム パーツの選択により、メモリ デバイス サポート用のほかの集積度も使用可能
-
AXI4 スレーブ インターフェイス注記: x4 ベースのコンポーネント インターフェイスでは、AXI4 がサポートされません。
- x4、x8、および x16 コンポーネントをサポート
- 8 ワード バーストをサポート
- 9 ～ 24 サイクルの CAS (列アドレス ストローブ) レイテンシ (CL) をサポート
- ODT のサポート
- 3DS コンポーネントをサポート
- 9 ～ 18 サイクルの CAS 書き込みレイテンシをサポート
- Verilog でソース コードを提供
- 4:1 のメモリ対 FPGA ロジック インターフェイス クロック比
- 常時開、常時閉、トランザクションごとのプリチャージ コントローラーの動作ポリシー
- Vivado ハードウェア マネージャーを通じてインターフェイス キャリブレーションおよびトレーニング情報を提供
- 書き込み操作の CRC はサポートなし
- アドレス/コマンド バスの 2T タイミングはサポートなし
推奨: x8 または x4 ベースのインターフェイスを使用すると、効率は最大になります。これらのデバイスには、4 つのバンク グループと 16 のバンクがあり、より効率を高くできるようになっています。x16 ベースのデバイスが 2 つのバンク グループと 8 つのバンクしか持たないのと比較すると、DDR4 デバイスはバンク グループ間のアクセス タイミングが良いので、数が多いほど効率が上がります。また、x16 DDP DDR4 DRAM は 2 つの x8 デバイスで構成され、バンク数とグループ数が多くなっています。詳細は、AR 71209 を参照してください。
重要: DBI は、次の図に示すように、DQ バスですべて 0 のシングル バースト長=8 (BL8) の読み出しアクセスが繰り返され、その後、各 BL8 読み出しバースト間にアイドル (NOP/DESELECT) を挿入して有効にする必要があります。DBI 機能を有効にすると、過剰な電源ノイズが効果的に緩和されます。DBI を使用できない場合は、データをエンコードして、メモリ コントローラーに到達する前にアプリケーション内のすべて 0 のバーストを削除することも、電源ノイズを軽減するための同様に効果的な方法です。16 ビットよりも幅の広い x4 ベースのコンポーネント インターフェイスの場合は、データ エンコード方式を推奨します。
図 1. BL8 読み出しバーストありの DQ パターン
