DDR3/DDR4 UDIMM/SODIMM - DDR3/DDR4 UDIMM/SODIMM - 1.4 日本語 - PG150

UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP 製品ガイド (PG150)

Document ID
PG150
Release Date
2025-05-29
Version
1.4 日本語

次の表と図に、DDR3/DDR4 UDIMM および SODIMM でサポートされる 4 つの構成を示します。

デュアルランク DIMM、デュアル スロット構成の場合、次の図に示すチップ セレクトの配列に従い、CS0 および CS1 は Slot0 に、CS2 および CS3 は Slot1 に接続する必要があります。

表 1. DDR3/DDR4 UDIMM のコンフィギュレーション
Slot0 Slot1
シングルランク EMPTY
デュアルランク EMPTY
デュアルランク デュアルランク
シングルランク シングルランク
図 1. DDR3/DDR4 UDIMM のコンフィギュレーション