CE_FFD[95:64] - CE_FFD[95:64] - 1.4 日本語 - PG150

UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP 製品ガイド (PG150)

Document ID
PG150
Release Date
2025-05-29
Version
1.4 日本語
注記: このレジスタは、DQ_WIDTH = 144 の場合のみ使用します。

このレジスタは、最初に発生した訂正可能エラーの (訂正済み) エラー データ (ビット [95:64]) を格納します。ECC ステータス レジスタの CE_STATUS ビットをクリアするとこのレジスタは再び有効になり、次に発生する訂正可能エラーのデータを格納します。エラー データの格納はリセット後に有効になります。

表 1. 訂正可能エラーの最初のエラー データ [95:64] レジスタ
ビット 名前 コア アクセス リセット値 説明
31:0 CE_FFD[95:64] R 0 最初に発生した訂正可能エラーのデータ (ビット [95:64])。