このレジスタは、最初に発生した訂正可能エラーのデコードされた DRAM アドレスの上位 32 ビット (ビット [55:32]) を格納します。アドレス フォーマットは、エラー アドレス。 に記載されています。このレジスタの上位バイトには ecc_single 信号も格納されます。ECC ステータス レジスタの CE_STATUS ビットをクリアするとこのレジスタは再び有効になり、次に発生する訂正可能エラーのアドレスを格納します。エラー アドレスの格納はリセット後に有効になります。
| ビット | Name | コア アクセス | リセット値 | 説明 |
|---|---|---|---|---|
| 31:24 | CE_FFA[63:56] | R | 0 | ecc_single[7:0]。ログに記録されたアドレスに関連する BL8 バースト トランザクションで、訂正可能エラーが発生したものを示します。ビット [24] は最初の BL8 バースト転送に対応します。 |
| 23:0 | CE_FFA[55:32] | R | 0 | 最初に発生した訂正可能エラーのアドレス (ビット [55:32])。 |