AXI Register Slice - 2.1 日本語

AXI Interconnect v2.1 LogiCORE IP 製品ガイド (PG059)

Document ID
PG059
Release Date
2022-05-17
Version
2.1 日本語

オプションで、AXI Interconnect コア内の SI、クロスバー、MI 間の選択された経路上に AXI Register Slice コアを必要に応じて挿入し、クリティカル タイミングパスを切断して、より高いクロック周波数を実現できます。詳細は、 「AXI Register Slice パラメーター」 を参照してください。また、AXI マスター デバイスとスレーブ デバイス間の任意の経路で、AXI Register Slice コアを (AXI Interconnect コアなしで) デザインに直接インスタンシエートすることもできます。

スタンドアロンの Register Slice コアで使用可能なその他の動作モードについては、 『AXI Register Slice LogiCORE IP 製品ガイド』 (PG373) [参照 16] を参照してください。