AXI Data Width Converter

AXI Data Width Converter - 2.1 日本語

AXI Interconnect v2.1 LogiCORE IP 製品ガイド (PG059)

Document ID

PG059

Release Date

2022-05-17

Version

2.1 日本語

共通設定:

• ID 幅: 4 (AXI4 および AXI3 のみ)

• アドレス幅: 32

• ユーザー幅: 0

• 読み出し/書き込み

注記: これらの表に記載されている仕様は、設定された IP を個別にインプリメントし、スタティックタイミングの結果に基づいてクロック周波数を特性化してから、タイミングを満たす最も厳しい制約が付けられたクロック周波数よりも 10% 低い値を適用して導き出されています。

表 2-12: AXI Data Width Converter パフォーマンス
プロトコル	幅変換	FIFO モード	クロック変換	SI データ幅	MI データ幅	パフォーマンス (MHz)
プロトコル	幅変換	FIFO モード	クロック変換	SI データ幅	MI データ幅	Virtex 7 および Kintex 7 (および Zynq 7000 派生デバイス)、スピードグレード -2	Kintex UltraScale、スピードグレード -2	Artix 7 (および Zynq 7000 派生デバイス)、スピードグレード -2
AXI4 または AXI3	ダウンサイズ	N/A	N/A	64 ～ 256	< SI 幅	265	325	175
	ダウンサイズ	N/A	N/A	512 ～ 1024	< SI 幅	230	295	155
	アップサイズ	0 (FIFO なし)	N/A	< MI 幅	64	325	380	215
				< MI 幅	128 ～ 256	260	320	175
				< MI 幅	512 ～ 1024	220	295	145
		1 (FIFO、シングルクロック)	N/A	< MI 幅	64	325	400	220
				< MI 幅	128 ～ 256	295	355	195
				< MI 幅	512 ～ 1024	230	350	155
		2 (FIFO、デュアルクロック)	同期または非同期	< MI 幅	64	325	400	220
				< MI 幅	128 ～ 256	280	355	190
				< MI 幅	512 ～ 1024	230	325	155
AXI4-Lite	ダウンサイズ	N/A	N/A	64	32	350	400	350
AXI4-Lite	アップサイズ	N/A	N/A	32	64	350	400	350