AXI Crossbar - 2.1 日本語

AXI Interconnect v2.1 LogiCORE IP 製品ガイド (PG059)

Document ID
PG059
Release Date
2022-05-17
Version
2.1 日本語

この図 に、クロスバー モジュールのレイテンシ モデルのベースラインを示します。

図 2-7: クロスバー モデルのベースライン レイテンシ

X-Ref Target - Figure 2-7

pg059_x12091.jpg

この図 において、ベースライン レイテンシは次のように表されます。

aw/arvalid の順方向の伝搬では、T_AW = T_AR = 2 aclk サイクルになります。ただし、アービトレーションにより使用権を得る妨げとなる保留状態 (より優先順位の高い要求があるなど) がない場合に限ります。また、アービトレーションのたびに 2 バブル サイクルが生じるため、同じ SI スロットによる連続したアービトレーションの間隔は 3 サイクル (最小値) になります。

T_WC = 1 aclk サイクルです。

T_W = 1 aclk 。バブル サイクルなし (連続する back-to-back データ転送をサポート)。

T_R = 1 または 2 aclk 。バブル サイクルなし (連続する back-to-back データ転送をサポート)。2 回目のレイテンシ サイクルはアイドル サイクル後に再アービトレーションが実行される (要求 MI スロットが最後に使用権を与えられた MI スロットと異なる) 場合に発生します。同じ MI スロットが back-to-back でデータを伝搬する間、または複数の MI スロットが連続してデータをインターリーブしている間は、R チャネル アービタのレイテンシは 1 サイクルです。

T_B (B チャネル レイテンシ、図には記載なし) = 1 または 2 aclk サイクル。(T_R と同様) です。