X5PHIO_CMUIF - X5PHIO_CMUIF - AM010

Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル (AM010)

Document ID
AM010
Release Date
2025-05-22
Revision
1.7 日本語

次の表に、X5PHIO_CMUIF のポートを示します。

表 1. X5PHIO_CMUIF のポート
ポート名 入力/出力 クロック ドメイン 説明
APB2CMU_CA   出力   シリアル RIU インターフェイス。CMPHY_OCTAD に接続します。シリアル コマンドおよびアドレス ピン。
APB2CMU_CK   出力   シリアル RIU インターフェイス。CMPHY_OCTAD に接続します。シリアル クロック ピン。
APB2CMU_RST   出力   シリアル RIU インターフェイス。CMPHY_OCTAD に接続します。非同期リセット。(同期のディアサートを確認)
APB2CMU_WR   出力   シリアル RIU インターフェイス。CMPHY_OCTAD に接続します。シリアル書き込みデータ ピン。
CMU2APB_CK   入力   APB クロック。
CMU2APB_RD [3:0] 入力   APB 読み出しデータ。
PADDR [9:0] 入力   APB アドレス。
PCLK   入力   APB クロック
PENABLE   入力   APB イネーブル。この信号は、APB 転送の 2 番目以降のサイクルを示します。
PRDATA [15:0] 出力   APB 読み出しデータ。m_apb_pwrite が Low の場合、このバスは読み出しサイクル中に選択したスレーブによって駆動されます。
PREADY   出力   APB Ready 信号。APB スレーブはこの信号を使用して APB 転送を延長します。ポート幅は、作成したスレーブ インターフェイスの数により異なります。
PRESETN   入力   APB プリセット (アクティブ Low)。
PSEL   入力   APB セレクト
PSLVERR   出力   APB スレーブ エラー。この信号は転送エラーを示します。
PWDATA [15:0] 入力   APB 書き込みデータ。
PWRITE   入力   APB の方向。High の場合は APB 書き込みアクセスを示し、Low の場合は APB 読み出しアクセスを示します。

次の表に、X5PHIO_CMUIF の属性を示します。

表 2. X5PHIO_CMUIF の属性
属性 タイプ デフォルト 説明
APBCLK_FREQ 10 進数 0 ~ 500 100 APB 周波数
DMC_APB_SEL_CMU 文字列 FALSE、TRUE FALSE DMC インターフェイスを有効にする