Vitis チュートリアル: ハードウェアアクセラレーション - 2024.2 日本語 - XD099

Document ID: XD099
Release Date: 2024-12-13
Version: 2024.2 日本語

Vitis チュートリアル: ハードウェアアクセラレーション
機能チュートリアル
RTL カーネル入門
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
Vector-Accumulate RTL IP
次の手順
C と RTL の混合
概要
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
手順 1: C++ ベースのカーネルを使用したアプリケーションのビルド
C++ ベースのカーネル
ホストコード
アプリケーションのビルド
エミュレーションの実行
アプリケーションタイムラインの確認
手順のサマリ
手順 2: C++ および RTL ベースのカーネルを使用したアプリケーションのビルド
ホストコードのアップデート
C++ および RTL ベースのカーネルを使用したアプリケーションのビルドおよびエミュレーション
次の手順
データフローデバッグおよび最適化
概要
チュートリアルリファレンスファイルの入手
次の手順
複数 DDR バンクの使用
概要
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
チュートリアルの設定
v++ リンカーオプションの設定
まとめ
複数の演算ユニットの使用
概要
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
makefile フロー
ハードウェアエミュレーションの実行
ホストコードの確認
エミュレーション結果
カーネルを同時にエンキューするためのホストコードの改善
CU 数の増加
ハードウェアエミュレーションの実行と変更の確認
まとめ
Vivado インプリメンテーションの制御
概要
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
Vitis 環境の設定
Vitis コンパイラからの Vivado 合成およびインプリメンテーションの制御
Vivado ツールでのデザインの最適化
最適化されたチェックポイントを再利用してデバイスバイナリを作成
手順のサマリ
まとめ
HBM の最適化
概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
すべての xclbins の生成
チュートリアルの概要
ホストメモリアクセス
XRT およびプラットフォームバージョン
チュートリアルの説明
カーネル構造
ホストコード
カーネルコンパイル
アプリケーションの実行
まとめ
Alveo での GT カーネルおよびイーサネット IP の使用
機能とデザインの概要
デザインフローとチュートリアルの手順
1.IP の生成
2.カーネルのパッケージ
3.Vitis のリンキング
まとめ
FPGA 間の P2P 転送の有効化
XRT およびプラットフォームバージョン
はじめに
手順 1: ホストコードの元のバージョン (p2p でないもの) について理解
2.デザインの元の p2p 以外のバージョンの実行
3.p2p 転送に必要な変更についての理解
p2p データ転送に必要な手順
4.デザインの p2p バージョンの実行
付録: デザインを確認して理解して、同じ設定でデータフローを逆方向に変更
サポート
デザインチュートリアル
ブルームフィルターの例
概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
チュートリアルの概要
たたみ込みの例
アクセラレーションの概要
GitHub リポジトリのクローンおよび Vitis ツールの設定
Git リポジトリのクローン
大規模ファイルのコピーおよび抽出
Vitis ツールの設定
アプリケーションパフォーマンスのベースライン
FPGA アクセラレーションアプリケーションの実行
ホストアプリケーションの起動
結果
RTL システム統合の例
RTL カーネル: rtc_gen (XO)
HLS C カーネル: alpha_mix (XO)
HLS C カーネル: strm_dump (XO)
ビットストリームインプリメンテーション (XCLBIN)
rtc_gen_test_hw.xclbin / rtc_gen_test_hw_emu.xclbin
rtc_alpha_hw.xclbin / rtc_alpha_hw_emu.xclbin
テストプログラム
rtc_gen_test.cpp
rtc_alpha_tb.cpp
このリポジトリの使用方法
ハードウェアのビルド
ソフトウェアのビルドと実行
手順 1: makefile を生成
手順 2: プログラムをコンパイル
手順 3: 実行モード (ハードウェアまたはハードウェアエミュレーション) を設定
ハードウェアモードで実行
ハードウェアエミュレーションモードで実行
手順 4: 実行ファイル rtc_gen_test または rtc_gen_test_emu を実行
手順 5: 実行ファイル rtc_alpha_tb または rtc_alpha_tb_emu を実行
手順 6: rtc_gen_test および rtc_alpha_tb プログラムを使用して Vitis プロファイリング関数を試す
巡回セールスマン問題
概要
シンプルな CPU インプリメンテーションの実行
Vitis の設定
Vitis を実行する環境の設定
チュートリアルファイルの入手
次の手順
ボトム RTL カーネルのデザインフローの例
このチュートリアルについて
デバイスおよびソフトウェア要件
RedHat/CentOS の追加要件
Ubuntu の追加要件
チュートリアルの内容
コレスキーアルゴリズムアクセラレーション
XRT ホストコードの最適化
概要
チュートリアルの概要
開始前の確認事項
チュートリアルリファレンスファイルの入手
モデル
デバイスバイナリ (xclbin) のビルド
ホストコード
host.cpp の main 関数
演習 1: 順不同イベントキューを使用してパイプライン処理済みのカーネルを実行
演習 2: カーネルおよびホストコードを同期
演習 3: OpenCL API バッファーサイズ
まとめ
次の手順
Alveo での Aurora カーネル
概要
krnl_aurora カーネルの開発
Aurora 64B/66B IP の生成
AXI Stream Data FIFO IP の生成
AXI コントロールスレーブモジュール
krnl_aurora 最上位モジュール
krnl_aurora カーネルのパッケージ
Strm_issue および strm_dump カーネル
カーネルの統合 (リンキング)
ホストプログラム
追加事項
1.Aurora IP について
2.RTL カーネル krnl_aurora
3.HLS カーネル strm_issue および strm_dump
4.最上位リンキングに関する注意事項
まとめ
改訂履歴
単一始点最短経路アプリケーション
アクセラレーション用に Vitis ライブラリを使用した単一始点最短経路 (SSSP) アプリケーション
問題の説明
このチュートリアルについて
チュートリアルの構成
まとめ
参考資料
Alveo の基礎
はじめに
提供されているデザインファイル
ソフトウェアとハードウェアの構築

Back to home page