バージョン: Vitis 2026.1 および Vivado 2026.1
VEK385 EDF フロー向けの Vitis 入門チュートリアルへようこそ。
このチュートリアルでは、ホスト アプリケーションと共に AI Engine 2-PS (AIE2-PS) グラフをビルドし、ハードウェア エミュレーション (QEMU) および VEK385 ボード上でデザインを実行する手順を紹介します。
このチュートリアルでは、AIE2-PS カーネルをコンパイルするために、Vitis インストール環境 (${PLATFORM_REPO_PATHS}/vek385_base_reva/vek385_base_reva.xpfm) にあるビルド済みの vek385_base_reva.xpfm プラットフォームを使用します。
ビルド済みの VEK385 プラットフォームには、次が含まれます。
ベース部分: PS および PS-to-NoC-DDR 接続
拡張可能パーツ: PL および AIE 領域
ベース部分は、EDF WIC イメージを生成するための基盤として機能します。拡張可能パーツは、後で AIE2-PS カーネルとリンクされ、ホスト アプリケーションおよびデバイス PDI のビルドに使用される固定 XSA を生成します。
注記: CED デザイン ベースのプラットフォームでは、デフォルトでセグメント化コンフィギュレーションが有効になります。PS-NoC-to-LPDDR は、LPDDR メモリを初期化し、システムの立ち上げ時に LPDDR メモリへのアクセスを提供するために使用されます。詳細は、UG1273 を参照してくだい。
このチュートリアルは、AMD Embedded Development Framework (EDF) に準拠しています。詳細は、公式の AMD EDF Wiki ページを参照してください。
Vitis EDF ツール フローの理解を深めるために、このチュートリアルで提供されている Makefile および makefile_aie2ps を確認してください。