fpneg - 2024.2 日本語 - XD100

Vitis チュートリアル: AI エンジン開発 (XD100)

Document ID
XD100
Release Date
2024-12-06
Version
2024.2 日本語

出力は入力の逆です。入力は、512 ビットまたは 1024 ビットのバッファー (vector<float,32>, vector<cfloat,16>, vector<cfloat,16>, vector<cfloat,8>) を形成する float または cfloat のいずれかになります。出力は、すべての浮動小数点演算子 (vector<float,8>, vector<cfloat,4>) と同じ 256 ビットのバッファーです。

vector<float,8> fpneg (vector<float,32> xbuf, int xstart, unsigned int xoffs)

for (i = 0 ; i < 8 ; i++)
  ret[i] = - xbuf[xstart + xoffs[i]]