Vitis チュートリアル: AI エンジン開発 (XD100) - 2024.2 日本語 - XD100

Document ID: XD100
Release Date: 2024-12-06
Version: 2024.2 日本語

Vitis チュートリアル: AI エンジン開発 (XD100)
AIE-ML での AI エンジン開発
機能チュートリアル
A to Z ベアメタルフロー
はじめに
サポート
AIE-ML での GMIO の使用
はじめに
目標
手順
ランタイムパラメーターのリコンフィギュレーション
はじめに
目標
手順
サポート
パケットスイッチング
目標
手順
サポート
ハードウェアエミュレーションとハードウェアのための Versal 統合
はじめに
目標
チュートリアルの概要
セクション 1: AIE シミュレータ用の AI エンジンコードのコンパイル: Vitis アナライザーでのコンパイル結果の表示
重要
V++ フローの AI エンジン ADF グラフのコンパイル
Vitis アナライザーコンパイルの概要
セクション 2: aiesimulator を使用した AI エンジングラフのシミュレーションと、Vitis アナライザーでのトレースとプロファイル結果の確認
セクション 3: ハードウェアエミュレーションの実行と、Vitis アナライザーでの実行サマリの確認
1.v++ を使用した HLS カーネルのコンパイル
2.V++ を使用して、AI エンジンと HLS カーネルをプラットフォームを使用してリンクさせます。
3. A72 ホストアプリケーションのコンパイル
4. デザインのパッケージ
5. ハードウェアエミュレーションの実行
セクション 4: ハードウェア上でのコンパイルと実行
まとめ
サポート
AI エンジン ML のパフォーマンス解析チュートリアル
目標
ターゲットアプリケーションの概要
手順 - バージョン 1
手順 - バージョン 2
手順 – バージョン 3
手順 - バージョン 4
まとめ
サポート
AIE Compiler 機能
はじめに
目標
チュートリアルセクション
条件付きオブジェクト
ケース 1
ケース 2
ケース 3
ケース 4
マルチレート
UpConv の後 DownConv (バッファー)
DownConv の後 UpConv (バッファー)
分割および結合 (バッファー)
UpConv の後 DownConv (ストリーム)
DownConv の後 UpConv (ストリーム)
分割および結合 (ストリーム)
マルチキャスト
ケース 1: ストリームとバッファーのマルチキャスト
ケース 2: マルチレートバッファーのマルチキャスト
設計チュートリアル
AIE-ML プログラム
はじめに
目標
前提条件
行列乗算
AI エンジン ML アーキテクチャの活用
実数型の行列乗算モード
複素数型の行列乗算モード
AI エンジン ML のコード解析
チュートリアルの実行
パフォーマンス解析
まとめ
サポート
AIE-ML の素因数 FFT-1008
AIE-ML の素因数 FFT-1008
はじめに
MATLAB モデル
デザインの概要
INPUT PERMUTE カーネル
FFT-7 カーネル
TRANSPOSE-0 カーネル
FFT-9 カーネル
TRANSPOSE-1 カーネル
FFT-16 カーネル
OUTPUT PERMUTE カーネル
デザインリソース
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
参考資料
サポート
ライセンス
AIE-ML LeNet チュートリアル
はじめに
チュートリアルの概要
開始前の確認事項
ツール: ツールのインストール
環境: シェル環境の設定
多くのインスタンスアプリケーションに使用される AIE API ベースの FFT
概要
目次
目標
必須の背景知識
ケーススタディ
デザインストラテジ
AI エンジン ML を使用した FFT アプリケーションの設計
AI エンジン API を使用したカーネルの設計
API について
カーネルのコード記述
ツイドルヘッダーファイル
カーネルヘッダーファイル
カーネルソースコード
グラフの設計
データ移動デザイン
メモリタイルを使用したデータ移動の設計
共有バッファーの使用
グラフのコード記述
グラフヘッダーファイル
グラフソースコード
Vitis Unified IDE を使用した AI エンジン ML デザインの実装と評価
Vitis での AI エンジン ML プロジェクトの作成
X86 シミュレーションと機能検証
AI エンジンシミュレーション、アレイ、およびトレース解析
AI エンジン ML デザインの最適化
グラフの最適化
X86 シミュレーションと機能検証
AI エンジンシミュレーション、アレイ、およびトレース解析
サポート
ライセンス
AIE-ML のソフトマックス関数
概要
ソフトマックス関数の定義
指数関数の計算
IEEE 754 フォーマットのトリック
精度の向上
bfloat16 浮動小数点演算の採用
AI エンジンへの実装
AI エンジンカーネル処理
カーネルデータインターフェイス
カーネルコード
例の実行
テストベクトルの生成
x86 シミュレーションの実行
AI エンジンシミュレーションの実行
結果の解析
Vitis アナライザー
テストベクトル比較
参考資料
サポート
ライセンス
AIE から AIE-ML への Farrow フィルターの移行
AIE から AIE-ML アーキテクチャへの非整数遅延 Farrow フィルターの移行
はじめに
AIE と AIE-ML の Farrow フィルターデザインインプリメンテーションの比較
まとめ
Vitis ライブラリを使用した AIE-ML の多相チャネライザー
はじめに
チャネライザーの要件
システム分割
フィルターバンクのシステム分割
フィルターバンクの計算要件
フィルターバンクのストレージ要件
フィルターバンクの I/O 帯域幅要件
フィルターバンクのライブラリ特性評価
フィルターバンクのライブラリ最適化
IFFT-2D システム分割
IFFT-2D のライブラリ特性評価
IFFT-2D のライブラリ最適化
デザインサマリ
デザインリソース
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
参考資料
サポート
ライセンス
AIE-ML での MNIST ConvNet
AIE-ML での MNIST ConvNet
はじめに
仮想 Python 環境のセットアップ
Jupyter Notebook モデル
MNIST 画像データベースのインポート
MNIST ConvNet モデルのトレーニングとテスト
推論に MNIST ConvNet を使用
AIE-ML 推論ソリューションのための重みとバイアスの抽出
AIE-ML 推論ソリューション
設計手法
Vitis Functional Simulation (VFS) 機能
MNIST ConvNet: AI エンジンのグラフビュー
MNIST ConvNet: AI エンジンのフロアプランビュー
MNIST ConvNet: AI エンジンのリソース使用率
3x3 Conv2D 層処理のベクトル化
MNIST ConvNet: プロファイリングとベクトルロード
MNIST ConvNet: スループット
各層の設計
層設計の詳細: conv2d_w1()
層設計の詳細: max_pooling2d_w2()
層設計の詳細: conv2d_w3()
層設計の詳細: max_pooling2d_w4()
層設計の詳細: conv2d_w5()
層設計の詳細: dense_w7()
まとめ
参考資料
サポート
ライセンス
AIE での AI エンジン開発
機能チュートリアル
AI エンジンの A to Z フロー (Linux の場合)
はじめに
設計手法の概要
目標
チュートリアル
手順 1: ベースプラットフォームをターゲットとしたシステムデザインを実行
手順 2: カスタムプラットフォームを作成
手順 3: カスタムプラットフォームをターゲットとしたシステムデザインを実行
サポート
A to Z ベアメタルフロー
AIE での GMIO の使用
はじめに
目標
手順
ランタイムパラメーターのリコンフィギュレーション
はじめに
概要
手順
非同期スカラー RTP
非同期アレイ RTP
非同期 RTP 読み出し
同期 RTP
まとめ
サポート
パケットスイッチング
目標
手順
サポート
ハードウェアエミュレーションとハードウェアのための Versal 統合
はじめに
目標
チュートリアルの概要
セクション 1: AIE シミュレータ用の AI エンジンコードのコンパイル: Vitis アナライザーでのコンパイル結果の表示
V++ フローの AI エンジン ADF グラフのコンパイル
Vitis アナライザーコンパイルの概要
セクション 2: aiesimulator を使用した AI エンジングラフのシミュレーションと、Vitis アナライザーでのトレースとプロファイル結果の確認
セクション 3: ハードウェアエミュレーションの実行と、Vitis アナライザーでの実行サマリの確認
1.v++ を使用した HLS カーネルのコンパイル
2.V++ を使用して、AI エンジンと HLS カーネルをプラットフォームを使用してリンクさせます。
3. A72 ホストアプリケーションのコンパイル
4. デザインのパッケージ
5. ハードウェアエミュレーションの実行
セクション 4: ハードウェア上でのコンパイルと実行
まとめ
サポート
Versal システムデザインのクロッキング
はじめに
目標
手順 1 - ADF グラフをビルド
手順 2: PL カーネルをクロッキング
手順 3 - v++ リンカー - システムを構築
手順 4 - ホストコードをコンパイル
手順 5 - パッケージデザインとボードでの実行
チャレンジ (オプション)
ハードウェアエミュレーション用にデザインを構築します。
まとめ
AI エンジンでの浮動小数点の使用
はじめに
AI エンジンのアーキテクチャの詳細
固定小数点のパイプライン
浮動小数点のパイプライン
浮動小数点の組み込み関数
Start、offset
fpneg、fpabs、fpadd、fpsub
fpneg
fpabs
fpneg_abs
fpadd、fpsub
fpadd_abs, fpsub_abs
fpmul
fpabs_mul
fpneg_mul
fpneg_abs_mul
fpmac, fpmsc, fpmac_abs, fpmsc_abs
fpmul_conf, fpmac_conf
浮動小数点の例
FIR フィルター
実数の浮動小数点フィルター
複素数の浮動小数点フィルター
Matrix Multiply
サポート
DSP ライブラリチュートリアル
はじめに
パート 1: 単一のカーネルグラフを作成
ソースファイルを理解
アプリケーションをコンパイル
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
パート 2: マルチカーネルグラフを作成
パート 1 からのフィルターグラフの変更点
AI エンジンエミュレーションの構築
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
パート 3: フィルターパフォーマンスの最適化
パート 1 からのフィルターグラフの変更点
AI エンジンエミュレーションの構築
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
まとめ
デバッグウォークスルー
はじめに
サンプルデザイン: ピーク検出器
Vitis IDE プロジェクト
方法
方法
デバッグ手法
ベストプラクティス
サポート
AI エンジンの DSP ライブラリおよび Model Composer チュートリアル
はじめに
開始前の確認事項
概要
段階 1: デザインを作成してシミュレーション
段階 2: デザインをさらに解析
段階 3: コードの生成とエミュレーションの実行 - AI エンジン
段階 4: PLIO のビット幅を増加して再生成
まとめ
Versal のエミュレーション波形解析
はじめに
目標
チュートリアルの概要
デザインの概要
トランザクションレベルモデリング
手順
手順 1: デザインを構築
手順 2: XSIM 波形 GUI を使用してエミュレーションを起動
手順 3: XSIM 波形 GUI と QEMU を使用
波形の確認
PMC を使用した適切な起動の確認
PS (QEMU) から PL/AIE へのトランザクション生成
PL から AI エンジン
AI エンジンの RTP 信号
AI エンジンから PL、PL から DDR メモリ
制限
手順 4: Vitis アナライザーを使用
まとめ
AI エンジンのパフォーマンスおよびデッドロック解析チュートリアル
はじめに
開始前の確認事項
目標
手順
サポート
AI エンジンへの IIR フィルターのインプリメント
サポート
AI エンジンアプリケーションのポストリンクリコンパイル
はじめに
AI エンジンアプリケーションのポストリンクリコンパイル
目標
ライセンス
サポート
AI エンジンシミュレーションおよびエミュレーションフロー用の Python および C++ の外部トラフィックジェネレーター
はじめに
目標
開始前の確認事項
デザインの概要
外部トラフィックジェネレーターでの完全なシステムデザインの解析
エミュレーションフロー
AI エンジンのシミュレーションフロー
サポート
AI エンジンでの RTL IP の使用
はじめに
目標
チュートリアルの概要
手順 1 - Vivado™ Design Suite でのカスタム RTL カーネルの作成
手順 2 - Vivado™ コンパイラを使用した HLS カーネルの作成
手順 3 - ADF グラフのプログラマブルロジックへのインターフェイス
手順 4 - XCLBIN の構築
手順 5 - ホストアプリケーションの構築
手順 6 - パッケージ
手順 7 - エミュレーションの実行
エミュレーション波形を表示するには
まとめ
AIE Compiler 機能
はじめに
はじめに
目標
チュートリアルセクション
サポート
DSP ライブラリと Vitis Model Composer を使用した AIE 上の 2 トーンフィルター
Vitis DSP ライブラリと Vitis Model Composer を使用した AI エンジンの信号処理
はじめに
開始前の確認事項
概要
まとめ
AIE PL インターフェイス
はじめに
パート 1 - ブロックデザインに含まれる RTL AXI4-Stream インターフェイスを AI エンジンに接続
プラットフォーム
ハードウェアプラットフォームの作成
Vitis V++ リンク
ハードウェアエミュレーション
パート 2 - ブロックデザインに含まれない RTL AXI4-Stream インターフェイスを AI エンジンに接続
ハードウェアプラットフォーム
Vitis V++ リンク
ハードウェアエミュレーション
README
パート 3 - モニタリングされた RTL インターフェイスを AI エンジンに接続
デザインの作成
ハードウェアでのデザインの実行
パート 4 - AI エンジンとプログラマブルへのデータのブロードキャスト
デザインの作成
ハードウェアエミュレーション
設計チュートリアル
Versal 薄型カスタムプラットフォームエクステンシブルシステム
はじめに
構築フロー
構築フローの依存関係
構築および前提条件
カスタムの薄型基本プラットフォーム
詳細
試験
ボードでの実行
ハードウェアエミュレーションの実行
実行と結果
注記
設計に関する考慮事項
参考資料
AI エンジンの資料
ザイリンクスランタイム (XRT) のアーキテクチャ
2024.2 Vitis ソフトウェア開発プラットフォームの資料のランディングページ
改訂履歴
LeNet チュートリアル
はじめに
チュートリアルの概要
開始前の確認事項
ツール: ツールのインストール
環境: シェル環境の設定
スーパーサンプルレート FIR フィルター
はじめに
開始前の確認事項
チュートリアルリファレンスファイルの入手
SSR FIR チュートリアル
AI エンジンアーキテクチャのサマリ
メモリインターフェイス
ストリーミングインターフェイス
カスケードストリーム
FIR フィルターとは
「Utils」ディレクトリ
GenerateStreams
ProcessAIEOutput
StreamThroughput
GetDeclare.sh
サポート
ビームフォーミングデザイン
はじめに
チュートリアルの概要
前提条件
開始前の確認事項
資料: AI エンジンのアーキテクチャの確認
ツール: ツールのインストール
環境: シェル環境の設定
確認: ツールのインストールの確認
その他のチュートリアル: V++ および AI エンジンの基本的な概念
システムデザインの概要
ブロック図
モジュール
モジュール 01 - カスタムプラットフォーム
モジュール 02 - AI エンジンデザイン
モジュール 03 - PL デザイン
モジュール 04 - AI エンジンおよび PL の統合
モジュール 05 - ベアメタル PS ホストアプリケーション
モジュール 06 - システムインテグレーション - ベアメタル
モジュール 07 - PetaLinux
モジュール 08 - Linux ソフトウェアアプリケーション
モジュール 09 - システムインテグレーション - Linux
ビームフォーミングの概要
ダウンリンクビームフォーミング
ダウンリンクビームフォーミングの計算式
シングルサブキャリアの計算式の例
汎用化されたダウンリンクビームフォーミングの計算式
アップリンクビームフォーミング
汎用化されたアップリンクビームフォーミングの計算式
サポート
多相チャネライザー
はじめに
チャネライザーの要件
MATLAB モデル
システム分割
クロックレートと SSR プランニング
循環バッファー
多相フィルターバンク
循環シフトバッファー
IDFT
デザインの概要
多相フィルターバンクデザイン
離散フーリエ変換デザイン
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
Power Design Manager を使用した消費電力の見積もり
手順 1: VCK190 用デザインの構築と消費電力ターゲットの実行
手順 2: 新規プロジェクトの作成
手順 3: シミュレーションされたデザインとスイッチング動作を使用した AI エンジンの消費電力見積もりの改善
参考資料
サポート
素因数 FFT
はじめに
MATLAB モデル
I/O 順列 (2D の場合)
I/O 順列 (3D の場合)
デザインの概要
INPUT PERMUTE カーネル
FFT-7 カーネル
TRANSPOSE1 カーネル
FFT-9 カーネル
TRANSPOSE2 カーネル
FFT-16 カーネル
OUTPUT PERMUTE カーネル
デザインリソース
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
参考資料
サポート
2D-FFT
はじめに
デザインの概要
ディレクトリ構造
開始前の確認事項
ツールのインストール
プラットフォーム
環境の設定
ツールのインストールの確認
デザインインプリメンテーション
AI エンジンと HLS インプリメンテーションの比較
参考資料
AI エンジンの資料
Vitis DSP ライブラリ
ザイリンクスランタイム (XRT) のアーキテクチャ
Vitis™ 統合ソフトウェアプラットフォーム (https://docs.amd.com/v/u/ja-JP/ug1416-vitis-documentation)
既知の問題
サポート
FIR フィルター
はじめに
概要
ディレクトリ構造
開始前の確認事項
ツール: ツールのインストール
環境: シェル環境の設定
確認: ツールのインストールの確認
デザインインプリメンテーション
AI エンジンまたは HLS のインプリメンテーションの選択
リソース使用率
電力消費量
演算効率
AI エンジンに特化したデザインに関する考慮事項
ウィンドウサイズ
N-Body シミュレータ
はじめに
開始前の確認事項
資料: AI エンジンのアーキテクチャの確認
ツール: ツールのインストール
環境: シェル環境の設定
確認: ツールのインストールの確認
このチュートリアルの目的
HPC アプリケーション
同様のアクセラレータの例が、PL リソースのみを使用して AMD UltraScale+™ ベースの Ultra96 デバイスにインプリメントされています (ここを参照)。
PL Data-Mover Kernels
N-Body 問題
12,800 個の素粒子を 400 タイルの AI エンジンアクセラレータで 300 時間ステップ間シミュレーション
ニュートンの運動の第 2 法則
重力方程式 - 物体が 2 つの場合
重力方程式 - 物体が N 個の場合
システムデザインの概要
データフロー
私たちはどこへ向かっているのか...
Module 01 - x86 での Python シミュレーション
モジュール 02 - AI エンジンデザイン
モジュール 03 - PL カーネル
モジュール 04 - フルシステムデザイン
モジュール 05 - ホストソフトウェア
モジュール 06 - SD カードとハードウェア実行
モジュール 07 - 結果
(オプション) x1_design および x10_design
ビルドフロー
アドバンスユーザー向け
初心者向け
makefiles について一言
VCK190 ES1 ボードの構築
参考資料
次の手順
サポート
デジタルダウンコンバージョンチェーン: イントリンシックから API への変換
目次
はじめに
ツール、デバイススピードグレード、および Makefile のアップグレード
コードのアップグレード
カーネル関数をカーネルクラスに変換
ウィンドウからバッファーに移行
イントリンシクスを API に置換
グローバル変数をカーネルクラスデータメンバーに移動
ステート変数を処理して x86sim をイネーブル
古いプラグマをアップデート
x86 コンパイルおよびシミュレーションをサポート
デザインのビルドおよび実行
セットアップおよび初期化
x86 論理シミュレーション
ハードウェアシミュレーション
まとめ
サポート
ライセンス
Versal GeMM のインプリメンテーション
Vitis アクセラレーションライブラリと DSP58 を使用した Versal GeMM のインプリメンテーションチュートリアル
はじめに
デザインの概要
AIE
DSP
ディレクトリ構造
開始前の確認事項
ツールのインストール
プラットフォーム
環境の設定
ツールのインストールの確認
デザインインプリメンテーション
AI エンジンと DSP インプリメンテーションの比較
参考資料
Vitis 統合ソフトウェア開発プラットフォームの資料
Vitis DSP ライブラリ
ザイリンクスランタイム (XRT) のアーキテクチャ
Vitis 統合ソフトウェア開発プラットフォーム 2024.2 の資料
既知の問題
サポート
バイリニア補間
はじめに
補間値の計算
デザインの前提
AI エンジンコードのベクトル化
データインターフェイス
プログラマブルロジックコンポーネント
PLIO インターフェイス
AI エンジンテストベクトル
AI エンジンカーネル処理
カーネルデータインターフェイス
カーネルコード
例の実行
テストベクトルの生成
x86 シミュレーションの実行
AI エンジンシミュレーションの実行
結果の解析
Vitis アナライザー
テストベクトル比較
例のカスタマイズ
テスト画像および出力解像度の指定
マルチコア処理
参考資料
サポート
2D アーキテクチャを使用した 64K IFFT
はじめに
MATLAB モデル
デザインの概要
設計手法
IFFT-256 プロトタイプ
フロントエンド IFFT-256 AI エンジンカーネル
メモリ転置 PL カーネル
バックエンド IFFT-256 AI エンジンカーネル
デザインリソース
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
参考資料
サポート
AI エンジンへの FFT および DFT デザインのインプリメント
概要
参考資料
サポート
AI エンジンでの float データ型のバイトニック SIMD の並べ替え
はじめに
小型のバイトニックソートの例
ステージ 0
ステージ 1
ステージ 2
ステージ 3
N=16 バイトニックソート vs std::sort() のプロファイリング
大型のバイトニックソートの例
N=1024 バイトニックソート vs std::sort() のプロファイリング
参考資料
サポート
非整数遅延 Farrow フィルター
はじめに
必要条件とシステム分割
計算解析
帯域幅解析
ストレージ解析
AI エンジンのインプリメンテーションおよび最適化
最初の Farrow デザイン
最初の Farrow 最適化
2 つ目の Farrow 最適化
最後の Farrow 最適化
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
サマリおよび結論
参考資料
サポート
1 AI エンジンでの 100 万桁浮動小数点 FFT @ 32 Gsps
はじめに
MATLAB モデル
デザインの概要
AI エンジン [Graph] ビュー
AI エンジン [Array] ビュー
VC1902 の [Floorplan] ビュー
AI エンジンデザインの検証
VC1902 のタイミングクロージャ
デザインリソース
デザインのビルドおよび実行
セットアップおよび初期化
ハードウェア
参考資料
サポート
AI エンジンでのハフ変換のシステム分割
AI エンジンでのハフ変換のシステム分割
はじめに
ハフ変換とは
システム分割とは
システム分割手法
ハフ変換 MATLAB モデル
システム分割
目的
画像タイル上での並列化
シータ上での並列化
ストレージ要件の解析
計算要件の解析
I/O 帯域幅要件の解析
SIMD/ベクトル化
ソリューション合成
分割の検証
システム実現可能性のためのイテレーション
まとめ
参考資料
サポート
ライセンス
MUSIC アルゴリズム
AI エンジンの MUltiple SIgnal Classification (MUSIC) アルゴリズム
はじめに
システムモデル
部分空間アルゴリズム
MUSIC スペクトラムの見積もり
MATLAB モデル
AI エンジンサブグラフデザイン
I/O アダプターサブグラフ
QRD サブグラフ
SVD サブグラフ
DOA サブグラフ
スキャナーサブグラフ
ファインダーサブグラフ
最上位デザイン
デザインのビルド
セットアップおよび初期化
ハードウェアエミュレーション
ハードウェア
Hardware-in-the-Loop のデモ
アーキテクチャ
システムオペレーション
パフォーマンスの見積もり
ソフトウェアバージョン
MATLAB のフォルダー構造
HIL デモ用データの生成と実行の手順
デモデータの達成
再生ビデオ
MATLAB 上のクライアントとサーバー
まとめ
参考資料
付録
SD カードイメージの展開
VCK190 ボードのブート
単純なイーサネット構成
VPN の使用
PS アプリケーションの実行
MATLAB を使用したテスト
サポート
ライセンス
ソフトマックス関数
はじめに
ソフトマックス関数の定義

Back to home page