000037436 - Versal アダプティブ SoC DDRMC のデザイン アドバイザリ - Vivado 2024.2 で一部の LPDDR4 および LPDDR4X トポロジにおいて VREF_CA が正しくプログラムされない - 特定のVersal LPDDR4 および LPDDR4X トポロジにおいて、 データ レートが 2400 Mbps 以上の場合、DDRMC の両チャネルがイネーブルになっていると、VREF_CA が正しくプログラムされません。 これは、デュアル チャネルの 2x32 LPDDR4 および LPDDR4X インターフェイスと、1x48 ECC 動作モードに影響を及ぼします。

Release Date

2025-05-02

Revision

1.0 日本語