000035682 - デザイン アドバイザリ - Versal Adaptive SoC Integrated Block/DMA and Bridge Subsystem for PCI Express - タイミング クロージャの達成を容易にする一般的なガイダンスと、IP カスタマイズ GUI で制限されているリンク コンフィギュレーションへのアクセスに関する具体的なガイダンス - 1L、-1M、-2L グレードの Versal アダプティブ SoC デバイスの場合、リンク コンフィギュレーションおよび配置によってはタイミング クロージャの達成が難しくなることがあり、高パフォーマンスの DMA/Bridge ソフト IP ソリューションにおいては一般により多くの課題が伴うことがあります。

Release Date

2025-07-29

Revision

1.0 日本語