Vivado Design Suite ユーザーガイド: Dynamic Function eXchange (UG909) - 2024.1 日本語 - UG909

Document ID: UG909
Release Date: 2024-06-12
Version: 2024.1 日本語

概要
この資料に関連する設計プロセス
Dynamic Function eXchange の概要
用語
設計に関する考察事項
デザインの要件とガイドライン
デザインパフォーマンス
デザイン条件
Dynamic Function eXchange のライセンス
一般的なアプリケーション
ネットワーク接続された複数のインターフェイス
標準バスインターフェイスを使用したコンフィギュレーション
ダイナミックリコンフィギュレーション可能なパケットプロセッサ
非対称キー暗号化
まとめ
Vivado ツールフロー
Dynamic Function eXchange のコマンド
合成
最上位モジュールの合成
リコンフィギャラブルモジュールの合成
デザインモジュールの読み込み
方法 1: ファイルの追加およびリンク
方法 2: ネットリストデザインの読み込み
方法 3: チェックポイントを開く/読み出し
方法 4: チェックポイントを開く/デザインをアップデート
複数のサブモジュールネットリストが含まれるリコンフィギャラブルモジュールの追加
デザイン制約の読み込み
インプリメンテーション
インプリメンテーションデータの保持
Dynamic Function eXchange の制約およびプロパティ
モジュールをリコンフィギャラブルと定義
リコンフィギャラブル領域のフロアプランを作成
Vivado IDE でのフロアプラン
リコンフィギャラブルパーティションのフロアプランの管理
プログラマブルユニット
可視化スクリプトの使用
タイミング制約
パーティションピン
リコンフィギュレーション後にリセットを適用
ツールフロー
合成
インプリメンテーション
インクリメンタルコンパイル
レポート
コンフィギュレーションの検証
ビットストリームの生成
Tcl スクリプト
Nested Dynamic Function eXchange
Nested DFX の構造およびコマンド
デザイン構造
Nested DFX を管理する Tcl コマンド
インプリメンテーションデザインフロー
A1 下位のリコンフィギャラブルモジュール結果の作成
A2 下位のリコンフィギャラブルモジュール結果の作成
現在のステータスのチェック
スタティックデザインのアップデート
検証パス
ビットストリームの作成
Nested DFX デザイン制約
フロアプラン
デカップリング
Dynamic Function eXchange Controller IP
ビットストリームバージョンと使用互換性
Dynamic Function eXchange (DFX) の抽象化シェル
抽象化シェルデザインフロー
抽象化シェルへのリコンフィギャラブルモジュールのインプリメント
パーシャルビットストリームの生成
フルコンフィギュレーションからのパーシャルビットストリームの生成
抽象化シェルからのパーシャルビットストリームの生成
デバイスプログラムのストラテジ
追加のソリューションの詳細
論理接続の内容
機密デザイン情報およびライセンス IP
抽象化シェルおよび Nested DFX
デザインに関する考慮事項
抽象シェル作成中に推論されるフォルスパス
Vivado プロジェクトフロー
Vivado IDE での RTL プロジェクトフロー
フローの概要
Tcl コマンド
Dynamic Function eXchange プロジェクトの作成および使用手順
Dynamic Function eXchange プロジェクトの作成
リコンフィギャラブルパーティションの定義
ネットリストソースの定義
Dynamic Function eXchange プロジェクト構造を完成
[Edit Reconfigurable Modules] ページ
[Edit Configurations] ページ
[Edit Configuration Runs] ページ
リコンフィギャラブルモジュールまたはコンフィギュレーションの追加および変更
リコンフィギャラブルモジュール制約の追加
IP ソースの作成および追加
DFX デザインのインプリメンテーション
ビットストリームの生成
サポートされる機能とサポートされない機能
IP インテグレーターでのブロックデザインコンテナーの使用
トップダウンフロー
ボトムアップフロー
ブロックデザインコンテナーをリコンフィギャラブルパーティションに変換
ブロックデザインコンテナーオプションのアップデート
ブロックデザインコンテナーの削除
ブロックデザインコンテナーへの新規デザインソースの追加
BDC 内のポート境界のアップデート
アドレスアパーチャの使用
インプリメンテーションのためのデザインの準備
IP インテグレーターでモジュールリファレンスブロックへ制約の範囲を指定
Dynamic Function eXchange ウィザードの実行
[Edit Configurations] ページ
[Edit Configuration Runs] ページ
ハードウェアエクスポートの使用
サポートされる機能とサポートされない機能
サポートされる機能
サポートされない機能
既知の問題および制限
抽象化シェルプロジェクトフロー
抽象化シェルの作成および使用
デバイスイメージの生成
サポートされる機能とサポートされない機能
サポートされる機能
サポートされない機能
既知の制限
すべてのAMD デバイスでの設計に関する考慮事項とガイドライン
Dynamic Function eXchange IP
デザイン階層
DRP を使用したダイナミックリコンフィギュレーション
ロジックのパック
デザインインスタンスの階層
リコンフィギャラブルパーティションのインターフェイス
パーティションピンの配置
アクティブ Low のリセットとクロックイネーブル
デカップリング機能
ブラックボックス
インプリメンテーションでの効果的な方法
インプリメンテーション要件の作成
コンフィギュレーション解析レポート
複雑性
クロッキング
タイミング
まとめ
DFX デザインの制約の管理
制約の作成
制約の適用
リコンフィギャラブルパーティション境界の定義
デッドロック状態の回避
デザインリビジョンチェック
シミュレーションおよび検証
7 シリーズおよび Zynq デバイスでの設計に関する考慮事項とガイドライン
リコンフィギャラブルモジュール内のデザインエレメント
グローバルクロックの規則
7 シリーズデバイスでの Pblock の作成
リコンフィギャラブルパーティション Pblock の自動調整
リコンフィギャラブルパーティション Pblock の手動作成
7 シリーズデバイスの高速トランシーバーの使用
Dynamic Function eXchange デザインチェックリスト (7 シリーズデバイス)
UltraScale および UltraScale+ デバイスでの設計に関する考慮事項とガイドライン
リコンフィギャラブルモジュール内のデザインエレメント
UltraScale および UltraScale+ デバイスでの Pblock の作成
Pblock の PU の自動調整
RP とスタティックロジックでのコンフィギュレーションフレームの共有
CONTAIN_ROUTING エリアの拡張
UltraRAM の動作
RP 内のクロックのフロアプラン規則
グローバルクロックの規則
I/O 規則
UltraScale および UltraScale+ デバイスの高速トランシーバーの使用
UltraScale および UltraScale+ デバイスデザインでの Dynamic Function eXchange チェックリスト
推奨されるフロアプラン制約
パーティションピン数の削減
最大 PPLOC を削減するために DFX 境界に推奨されるネットリスト構造
RP から RP への直接パスを回避
複数の RP が同じスタティック最下位セルを駆動するのを回避
複数の RP を駆動するスタティックレジスタの複製
RM のレジスタ入力および出力
スタティックネットのリコンフィギャラブル Pblock への配置を削減
できるだけ長方形の Pblocks を作成してエッジで配線不可能な状況を回避
CONTAIN_ROUTING が設定されているスタティック Pblocks に関する考慮事項
配線性を使用率の要素として考慮
固有の制御セット数の削減
ホールド違反による配線の迂回の削減
ネットの CONTAIN_ROUTING 制約の除外
できるだけ Pblock の不連続を回避 (UltraScale および UltraScale+ デバイスの場合)
Versal デバイスでの設計に関する考慮事項とガイドライン
リコンフィギャラブルモジュール内のデザインエレメント
I/O 規則
Versal デバイスのフロアプラン
SNAPPING_MODE を使用したフロアプランニング
複数のリコンフィギャラブル Pblock でクロック領域を共有
フロアプランの視覚化
BLI のフロアプランとアライメント
拡張配線
クロックリソース
ふろあぷアンデザインルールチェック
グローバルクロックの規則
UltraScale+ と比較した Versal デバイス DFX デザインのクロッキングの改善点
Versal デバイス DFX デザインのクロッキングに関する既知の制限
ネットワークオンチップ
DFX デザインフローでサポートされる NoC トポロジ
DFX デザインフローにおける NoC パスのオーナーシップ
特定の領域内にすべて配置された NoC パス
NMU と NSU が別々の領域にある NoC パス
Network-1: スタティック領域の NMU からダイナミック領域の NSU へのアクセス
Network-2: ダイナミック領域の NMU からスタティック領域の NSU へのアクセス
IP インテグレーターの NoC IP を使用した DFX における NoC トポロジとパスのオーナーシップ
INI ストラテジ
INI を使用した 1:N および M:1 NoC 接続
DFX 境界をまたぐ NoC パスの DRC
NoC のグレーボックスサポート
リコンフィギュレーション時の NoC トラフィックへの影響
SSI テクノロジ Versal デバイス用 DFX
マルチ SLR ダイナミック領域
SLR 境界をまたいだスタティック配線
ハード化された DDR メモリコントローラー
論理的なデカップリング
Versal デバイスの DFX デザインのデバッグ
デバッグコアの追加 (Versal デバイスの場合)
推奨されるフロアプラン制約
2 つの RP を含むデザインの HSR Pblock 短形内の必要な物理サイトのみに範囲指定
できるだけ Pblock の不連続を回避 (Versal デバイスの場合)
リコンフィギャラブルパーティション用の分離型 Pblock の作成
report_dfx_summary コマンドの使用
デバイスのコンフィギュレーション
コンフィギュレーションモード
ビットストリームタイプの定義
フルコンフィギュレーションビットストリーム
パーシャルビットストリーム
ブランキングビットストリーム
クリアビットストリーム
ICAP を介した Dynamic Function eXchange (Zynq デバイス)
Tandem コンフィギュレーションおよび Dynamic Function eXchange
内部コンフィギュレーションポートに配布するための BIN ファイルのフォーマット
UltraScale デバイスでの BIT ファイルのサマリ
FPGA をコンフィギュレーションするシステムデザイン
パーシャル BIT ファイルの整合性
コンフィギュレーションフレーム
コンフィギュレーション時間
コンフィギュレーションデバッグ
Vivado デバッグコアの使用
Versal デバイス用のコンフィギュレーションソリューション
パーシャル PDI の作成と詳細
サポートされるブートモード
セキュアブートモード
デザインバージョンの互換性チェック
Tandem コンフィギュレーションと PCIe
U-Boot を使用したリコンフィギュレーション
Linux を使用したリコンフィギュレーション
画像圧縮のプログラム
NoC クロックゲーティングの問題
既知の問題および制限
既知の問題
既知の制限
階層デザインフロー
サポートされるデバイス
その他のリソースおよび法的通知
その他の資料
サポートリソース
参考資料
トレーニングリソース
改訂履歴
お読みください: 重要な法的通知

Back to home page