Vivado Design Suite ユーザーガイド: プログラムおよびデバッグ (UG908) - 2024.1 日本語 - UG908

Document ID: UG908
Release Date: 2024-05-30
Version: 2024.1 日本語

はじめに
この資料に関連する設計プロセス
開発を始める
デバッグ用語集
ILA
VIO
IBERT
JTAG-to-AXI Master
デバッグハブ
AXI4 Debug Hub
System ILA
Debug Bridge
In-System IBERT
IBERT GTR
Vivado Lab Edition
インストール
Windows での Vivado Lab Edition の起動
Windows または Linux のコマンドラインからの Vivado Lab Edition の起動
Vivado Lab Edition の使用
プロジェクトの開始
ハードウェアマネージャーを開く
資料およびビデオ
Vivado Lab Edition プロジェクト
新規プロジェクトの作成
Tcl コマンドを使用したプロジェクトの作成
プロジェクトを開く
Tcl コマンドを使用してプロジェクトを開く
Vivado Lab Edition での既存のデバイスイメージおよびデバッグプローブファイルの使用
Vivado Design Suite からの既存の .lpr プロジェクトを使用
プログラム機能
デバッグ機能
ビットストリームまたはデバイスイメージの生成
ビットストリームファイルのフォーマット設定の変更
デバイスイメージ (.pdi) ファイルのフォーマット設定の変更
デバイスコンフィギュレーションビットストリーム設定の変更
デバイスのプログラム
ハードウェアマネージャーを開く
ハードウェアターゲット接続を開く
hw_server を使用したハードウェアターゲットへの接続
新しいハードウェアターゲットを開く
ハードウェアターゲットのトラブルシューティング
最近開いたハードウェアターゲットを開く
Tcl コマンドを使用してハードウェアターゲットを開く
プログラムファイルをハードウェアデバイスに関連付け
ハードウェアデバイスのプログラム
間違ったビットストリームが割り当てられていることを示すメッセージ
FPGA デバイスに接続されたコンフィギュレーションメモリのプログラム
ハードウェアターゲットを閉じる
ハードウェアサーバーへの接続を閉じる
低い JTAG クロック周波数でのターゲットデバイスへの接続
JTAG チェーンに 32 個を超えるデバイスを含むサーバーへの接続
使用法
init オプション
SmartLynq のデフォルトポートの変更
Vivado でのリモートデバッグ
イーサネットから Vivado ハードウェアサーバーを使用したデバッグ
ザイリンクス仮想ケーブル (XVC)
Vivado Debug Bridge IP およびザイリンクス仮想ケーブル (XVC) フロー
XVC モードの Debug Bridge
Dynamic Function eXchange デザインでの Debug Bridge IP の使用
JTAG フォールバックサポート
MicroBlaze/MicroBlaze V Debug Module (MDM) サポート
複数のデバッグツリー
From AXI to BSCAN
From PCIe to BSCAN
From JTAG to BSCAN
From PCIe to JTAG
From AXI to JTAG
Versal デバイスでのザイリンクス仮想ケーブル (XVC) フロー
XVC サーバーインプリメンテーション
XVC プロトコル
ユーザー XVC 1.0 コマンド
Vivado IDE の hw_server の初期化
コンフィギュレーションメモリデバイスのプログラム
デバイスイメージプロパティの変更
コンフィギュレーションメモリファイルの作成 (FPGA デバイス)
SPI デュアルクワッド (x8) デバイス用のコンフィギュレーションメモリファイルの作成 (FPGA デバイス)
write_cfgmem の使用例
初期化 PDI の作成 (Versal デバイス)
Vivado でハードウェアターゲットに接続
コンフィギュレーションメモリデバイスの追加
コンフィギュレーションメモリデバイスのプログラム
コンフィギュレーションメモリデバイスのプログラム (Versal デバイス)
FPGA デバイスの起動
マスターモードのコンフィギュレーションエラー
アドバンスプログラム機能
リードバックおよび検証
ビットストリームの検証およびリードバック (FPGA および MPSoC)
コンフィギュレーションメモリおよびブートメモリの検証およびリードバック (FPGA または MPSoC)
Versal アダプティブ SoC デバイスの PDI 検証
7 シリーズデバイス用の暗号化および認証されたファイルの生成
UltraScale および UltraScale+ デバイス用の暗号化および認証されたファイルの生成
7 シリーズデバイスの AES キーのプログラム
7 シリーズデバイスの AES キーの消去
UltraScale および UltraScale+ デバイスの AES キーのプログラム
UltraScale および UltraScale+ デバイスの AES キーの消去
eFUSE レジスタのアクセスおよびプログラム
eFUSE プログラミングのケーブルサポート
7 シリーズデバイスの eFUSE レジスタのアクセスおよびプログラム
FUSE_DNA: Device DNA
eFUSE レジスタのプログラム
eFUSE プログラムの強制設定
UltraScale および UltraScale+ デバイスの eFUSE レジスタのアクセスおよびプログラム
FUSE_DNA: Device DNA
eFUSE レジスタのプログラム
制御レジスタ設定のディスエーブル
JTAG インターフェイスのディスエーブル
eFUSE プログラムの強制設定
eFUSE NKZ ファイル
eFUSE エクスポートファイル (NKZ)
システムモニター
Versal デバイス用のシステムモニター
標準テストおよびプログラミング言語 (STAPL) プログラミング
STAPL ターゲットの作成
コマンドラインの使用
STAPL ターゲットへのデバイスの追加
コマンドラインの使用
STAPL チェーンでの操作
コマンドラインの使用
STAPL ファイルの保存
コマンドラインの使用
STAPL ファイルの実行
SVF (Serial Vector Format) ファイルを使用したプログラム
SVF ターゲットの作成
Vivado IDE の使用
コマンドラインの使用
SVF ターゲットへのデバイスの追加
Vivado IDE の使用
コマンドラインの使用
ザイリンクスデバイスへのコンフィギュレーションメモリパーツの追加
Vivado IDE の使用
コマンドラインの使用
SVF チェーンでの操作
SVF ファイルの保存
Vivado IDE の使用
コマンドラインの使用
SVF ファイルの実行
デザインのデバッグ
RTL レベルのデザインシミュレーション
インプリメンテーション後のデザインシミュレーション
インシステムロジックデザインのデバッグ
インシステムシリアル I/O デザインのデバッグ
インシステムロジックデザインのデバッグフロー
インシステムデバッグ用のデザインのプローブ
Versal インシステムデバッグ
Control, Interface, and Processing System (CIPS) の追加
AXI4 デバッグハブ
AXI4-Stream ILA
AXI4 デバッグハブの接続
Versal デバッグコアの手動接続
ネットリスト挿入デバッグプローブフロー
デバッグする HDL 信号のマーク
ICON および ILA コア
Vivado 合成での mark_debug の構文例
Synplify での mark_debug の構文例
Precision での mark_debug の構文例
デザインの合成
合成済みデザインでデバッグ用のネットをマーク
Set Up Debug ウィザードを使用したデバッグコアの挿入
[Debug] ウィンドウを使用したデバッグコアの追加とカスタマイズ
デバッグコアの生成および削除
デバッグコアポートの追加、削除、およびカスタマイズ
デバッグコアへのネットの接続および接続解除
デバッグコアのプロパティの変更
プローブをデータ、トリガー、またはその両方として使用
使用するコンパレータの数の設定
XDC コマンドを使用したデバッグコアの挿入
デバッグ XDC コマンド実行後の制約の保存
デザインのインプリメンテーション
非プロジェクトモードでのデバッグコアの挿入
HDL インスタンシエーションデバッグプローブフローの概要
HDL インスタンシエーションデバッグプローブフロー
デバッグコアのカスタマイズおよび生成
使用するコンパレータの数の設定
プローブをデータまたはトリガーとして使用
ILA クロストリガー
デバッグコアのインスタンシエーション
デバッグコアを含むデザインの合成
合成済みデザインでのデバッグコアの表示
デバッグコアハブの BSCAN ユーザースキャンチェーンの変更
IP インテグレーターでのデバッグフロー
IP インテグレーターブロックデザインでのネットおよびインターフェイスのデバッグ
合成済みデザインでの System ILA デバッグコアの表示
デバッグコアを含むデザインのインプリメンテーション
デザインのインプリメンテーション
ILA コアとタイミングに関する考慮事項
デバッグコアのクロッキングガイドライン
デバッグコアのクロック
Vivado ハードウェアマネージャーのクロッキング関連のエラーメッセージ
デバッグハブ挿入ガイドライン
Dynamic Function eXchange デザインへの Vivado デバッグコアの追加
ハードウェアでのロジックデザインのデバッグ
Vivado ロジック解析を使用したデザインのデバッグ
ハードウェアターゲットに接続してデバイスをプログラム
Vivado ハードウェアマネージャーのダッシュボード
デフォルトのダッシュボード
デフォルトのダッシュボードウィンドウ
ダッシュボード内のウィンドウ制御
ウィンドウの移動
ウィンドウのサイズ変更
ウィンドウを閉じる
ウィンドウタブ
ダッシュボードのカスタマイズ
ダッシュボードのオプション
新規ダッシュボードの作成
ダッシュボードでの ILA の [Waveform] ウィンドウ
システムモニターのダッシュボード
デフォルトダッシュボードへのリセット
ダッシュボードを閉じる
ユーザーダッシュボード設定の保存
計測のための ILA コアの設定
プローブの追加
デバッグプローブ情報の書き込み
デバッグプローブ情報の読み出し
デバッグプローブ名の変更
複数のコンパレータの使用
ILA デフォルトダッシュボードの使用
ユーザー定義のデバッグプローブ
ユーザー定義のデバッグプローブの作成
GUI フロー
Tcl フロー
ユーザー定義のデバッグプローブの削除
GUI フロー
Tcl フロー
ユーザー定義のデバッグプローブの保持
ユーザー定義プローブの使用
BASIC トリガーモードの使用
[Basic Trigger Setup] ウィンドウへのプローブの追加
BASIC トリガー比較値の設定
ILA プローブの比較値の設定
BASIC トリガー条件の設定
ADVANCED トリガーモードの使用
トリガーステートマシンプログラムファイルの指定
トリガーステートマシンプログラムの編集
トリガーステートマシンのコンパイル
トリガー入力ポートおよび出力ポートのイネーブル
キャプチャモード設定のコンフィギュレーション
BASIC キャプチャモードの使用
[Basic Capture Setup] ウィンドウの設定
キャプチャウィンドウの数の設定
キャプチャウィンドウでのトリガー位置の設定
キャプチャウィンドウでのデータ深さの設定
トリガーの実行
トリガーの停止
自動再トリガーの使用
トリガーおよびキャプチャステータスの表示
部分的バッファーキャプチャ
BASIC トリガーモードのトリガーおよびキャプチャステータス
ADVANCED トリガーモードのトリガーおよびキャプチャステータス
ILA プローブ情報の記述
ILA プローブ情報の読み出し
ILA コアからのデータを波形ビューアーで表示
波形 ILA トリガーおよびエクスポート機能の使用
ILA コアでキャプチャされたデータの保存および復元
ILA コアでキャプチャされたデータのファイルへの保存
プローブデータの基数
1 つのプローブに関連付けられているデータサンプルのリスト
ILA コアでキャプチャされたデータのファイルからの読み込み
プローブ値の列挙名
列挙名の追加/編集
ハードウェアマネージャーを使用して新しい列挙名を定義
[Trigger Setup] ウィンドウでデバッグプローブに関連付けられている列挙名を編集
Tcl コマンドを使用して列挙名を追加
Tcl コマンドを使用して列挙名を削除
列挙名へのアクセス
[Trigger Setup] ウィンドウでの列挙名の使用
[Capture Setup] ウィンドウでの列挙名の使用
アドバンストリガー
[Waveform] ウィンドウでの列挙名の使用
ハードウェアマネージャーでの AXI インターフェイスのデバッグ
波形ウィンドウおよび AXI インターフェイス
波形ビューアーの AXI トランザクション
AXI インターフェイスイベント
AXI トランザクション
AXI チャネルイベント
読み出しアドレス (AR) チャネルイベント
読み出しアドレスチャネルの信号グループ
読み出しデータチャネルイベント
読み出しデータチャネルの信号グループ
書き込みアドレスチャネルイベント
書き込みアドレスチャネルの信号グループ
書き込みデータチャネルイベント
書き込みデータチャネルの信号グループ
書き込み応答チャネルイベント
書き込み応答チャネルの信号グループ
AXI アドレスコマンドおよびデータビートでのトリガー
計測のための VIO コアの設定
VIO コアのステータスの表示
[Debug Probes] ウィンドウでの VIO コアの表示
VIO ダッシュボードの使用
VIO コアの入力プローブ
[VIO Probes] ウィンドウを使用した VIO 入力の読み出し
VIO 入力の表示タイプと基数の設定
VIO 入力アクティビティの監視と制御
VIO コアの出力プローブ
[VIO Probes] ウィンドウを使用した VIO 出力の書き込み
VIO 出力の表示タイプと基数の設定
VIO コアの出力プローブのリセット
VIO コアの出力値を Vivado IDE に同期
JTAG-to-AXI Master デバッグコアを使用したハードウェアシステム通信
ハードウェアの JTAG-to-AXI Master デバッグコアへのアクセス
JTAG-to-AXI Master デバッグコアのリセット
読み出しトランザクションの作成と実行
書き込みトランザクションの作成と実行
ラボ環境での Vivado ロジック解析の使用
ラボマシンで動作中の hw_server サーバーへの接続
ハードウェアマネージャーの Tcl オブジェクトおよびコマンド
hw_server の Tcl コマンド
hw_target の Tcl コマンド
hw_device の Tcl コマンド
hw_ila の Tcl コマンド
hw_ila_data の Tcl コマンド
hw_probe の Tcl コマンド
hw_vio の Tcl コマンド
hw_axi および hw_axi_txn の Tcl コマンド
hw_sysmon の Tcl コマンド
Tcl コマンドを使用した JTAG-to-AXI Master コアへのアクセス
Tcl コマンドスクリプト例
ILA を測定する Tcl コマンドの使用
Tcl コマンドスクリプト例
スタートアップ時のトリガー
メモリキャリブレーションのデバッグ
メモリキャリブレーションデバッグの GUI 使用方法
メモリキャリブレーションデバッグの Tcl 使用方法
DDRMC キャリブレーションデバッグの GUI 使用方法
DDRMC キャリブレーションデバッグの Tcl 使用方法
Vivado ハードウェアマネージャーでの Dynamic Function eXchange (DFX) デザインのデバッグ
HBM (High Bandwidth Memory) モニター
HBM モニターの GUI での使用
HBM モニターの Tcl での使用
PCI Express のリンクデバッグ
PCI Express のリンクデバッグ機能の使用
PCI Express のリンクデバッグ GUI の使用
ChipScoPy API
波形ビューアーを使用した ILA プローブデータの表示
ILA データと波形の関係
波形ビューアーのレイアウト
波形ビューアーの操作
波形からのプローブの削除
波形へのプローブの追加
波形 ILA トリガーおよびエクスポート機能の使用
ズーム機能の使用
波形設定
波形コンフィギュレーションのカスタマイズ
カーソル
マーカー
トリガーマーカー
仕切り
グループの使用
仮想バスの使用
オブジェクト名の変更
基数
フロートルーラーの使用
バスビットの順序
バスの基数
アナログ波形の表示
バスプロットビューアー
バスプロットの作成
バスプロット作成の例
ズーム機能
インプリメンテーション後のデザインのデバッグ
Vivado ECO フローを使用した既存のデバッグプローブの置き換え
配置配線済みデザインチェックポイントのデバッグプローブの置換
Vivado ECO Tcl フローを使用した既存のデバッグプローブの置き換え
デバッグコア (ILA) を変更した場合のインクリメンタルコンパイル
インクリメンタルコンパイルフローのデザイン
リファレンスデザイン
現在のデザイン
インクリメンタルコンパイルの使用
非プロジェクトモードでのインクリメンタルコンパイルの使用
プロジェクトモードでのインクリメンタルコンパイルの使用
基準デザインと現在のデザインの類似性の確認
シリアル I/O ハードウェアデバッグフロー
シリアル I/O ハードウェアデバッグフロー
Vivado IP カタログを使用した IBERT コアの生成
IBERT サンプルデザインの生成とインプリメンテーション
In-System IBERT システムシリアル I/O デザインのデバッグ
Vivado IP カタログを使用した In-System IBERT コアの生成
IP のインスタンシエートおよび In-System IBERT IP のユーザーデザインへの統合
Versal シリアル I/O ハードウェアデバッグフロー
ハードウェアでのシリアル I/O デザインのデバッグ
Vivado シリアル I/O 解析を使用したデザインのデバッグ
ハードウェアターゲットに接続してデバイスをプログラム
リンクおよびリンクグループの作成
[Links] ウィンドウでのリンク設定の表示と変更
リンクスキャンの作成と実行
リンクスイープの作成と実行
スキャンプロットの表示とナビゲート
出力結果のファイルへの保存
[Properties] ウィンドウ
シリアル I/O 解析の Tcl オブジェクトおよびコマンド
ハードウェアにアクセスする Tcl コマンド
hw_sio_link の Tcl コマンド
hw_sio_linkgroup の Tcl コマンド
hw_sio_scan の Tcl コマンド
オブジェクトを取得する Tcl コマンド
IBERT を測定する Tcl コマンドの使用
Tcl コマンドスクリプト例
スライサーアイ、ヒストグラム、および信号対ノイズ比の表示 (GTM トランシーバーのみ)
デバイスコンフィギュレーションビットストリーム設定または PDI 設定
7 シリーズデバイスのビットストリーム設定
Artix、Virtex、および Kintex UltraScale+ のビットストリーム設定
UltraScale のビットストリーム設定
Zynq UltraScale+ MPSoC のビットストリーム設定
Zynq 7000 のビットストリーム設定
Versal アダプティブ SoC のプログラマブルデバイスイメージ (PDI) の設定
トリガーステートマシンの言語記述
ステート
goto アクション
条件分岐
カウンター
フラグ
条件文
デバッグプローブの条件
カウンター条件
デバッグプローブとカウンター条件の組み合わせ
トリガーステートマシンの言語文法
下位 SVF JTAG コマンド
HDR (Header Data Register)、HIR (Header Instruction Register)
構文
目的
一般情報
TDR (Trailer Data Register)、TIR (Trailer Instruction Register)
構文
目的
一般情報
例
scan_ir_hw
構文
一般情報
例
scan_dr_hw
構文
一般情報
例
マルチチェーン SVF 操作
コンフィギュレーションメモリが最初のデバイスに接続されている場合のマルチチェーン SVF 操作
コンフィギュレーションメモリがチェーンの 2 つ目のデバイスに接続されている場合のマルチチェーン SVF 操作
コンフィギュレーションメモリがチェーンの 3 つ目のデバイスに接続されている場合のマルチチェーン SVF 操作
hw_server でサポートされる JTAG ケーブルおよびデバイス
Vivado ハードウェアマネージャーでの FTDI デバイスのプログラムのサポート
コンフィギュレーションメモリのサポート
Artix 7 コンフィギュレーションメモリデバイス
Kintex 7 コンフィギュレーションメモリデバイス
Spartan 7 コンフィギュレーションメモリデバイス
Virtex 7 コンフィギュレーションメモリデバイス
Artix UltraScale+ コンフィギュレーションメモリデバイス
Kintex UltraScale コンフィギュレーションメモリデバイス
Kintex UltraScale+ コンフィギュレーションメモリデバイス
Virtex UltraScale コンフィギュレーションメモリデバイス
Virtex UltraScale+ コンフィギュレーションメモリデバイス
Zynq 7000 コンフィギュレーションメモリデバイス
Zynq UltraScale+ MPSoC コンフィギュレーションメモリデバイス
Zynq UltraScale+ RFSoC コンフィギュレーションメモリデバイス
Versal コンフィギュレーションメモリデバイス
ベンダー検証済みのフラッシュメモリデバイスの一覧
hw_server のコマンドラインオプション
標準 hw_server オプション
アドバンスオプション
その他のリソースおよび法的通知
その他の資料
サポートリソース
参考資料
トレーニングリソース
改訂履歴
お読みください: 重要な法的通知

Back to home page