Vitis チュートリアル: AI エンジン開発 (XD100) - 2023.1 日本語

Document ID: XD100
Release Date: 2023-06-05
Version: 2023.1 日本語

Vitis チュートリアル: AI エンジン開発
環境設定
機能チュートリアル
設計チュートリアル
機能チュートリアル
AI エンジンの A to Z フロー (Linux の場合)
AI エンジンの GMIO パフォーマンスプロファイル
事前に必要な手順
環境の設定
ADF グラフの再コンパイル
カスタムプラットフォームをターゲットにしてプログラマブルロジック (PL) カーネルを再コンパイル
ハードウェアエミュレーション
ハードウェアターゲットの指定
サポート
A to Z ベアメタルフロー
カスタムベースプラットフォームの作成
プラットフォーム
手順: Vivado で AMD Versal™ エクステンシブルエンベデッドプラットフォームのサンプルデザインを構築
手順 2: Vitis ソフトウェアプラットフォームでのプラットフォームのビルド
AIE アプリケーション作成
手順 1: 新規 AI エンジンアプリケーションプロジェクトの作成
手順 2: プロジェクトのビルドと [Emulation-AIE] の実行
PL アプリケーション作成
手順 1: ハードウェアビルドで使用するグラフの修正
手順 2: PL カーネルの追加
手順 3: ハードウェアリンクプロジェクトの設定
手順 4: システムのビルド
PS アプリケーション作成
手順 1: ベアメタルドメインに新しいプラットフォームを作成
手順 2: ベアメタル AI エンジン制御アプリケーションを構築
手順 3: フルシステムを構築
手順 4: ハードウェアエミュレーションでシステムを実行
手順 5: ハードウェアをターゲットとにしたシステムを構築
手順 6: ハードウェアでシステムを実行
まとめ
RPU バージョン (オプション)
ベースプラットフォームの変更
シンプルなアプリケーションシステムプロジェクトの再構築
固定プラットフォームのアップデート
PS アプリケーションプロジェクトの変更
AIE での GMIO の使用
AI エンジンの GMIO パフォーマンスプロファイル
デザインの概要
パフォーマンスプロファイル方法
C++ クラス API を使用したプロファイル
AI エンジンカーネルから受信した AI エンジンサイクルを使用したプロファイル
イベント API を使用したプロファイル
まとめ
AI エンジンの GMIO プログラミングモデル
手順 1 - 同期 GMIO 転送
AI エンジンコンパイラと AI エンジンシミュレータの実行
手順 2 - 入力用の非同期 GMIO 転送および出力用の同期 GMIO 転送
AI エンジンコンパイラと AI エンジンシミュレータの実行
手順 3 - 非同期 GMIO 転送およびハードウェアフロー
AI エンジンシミュレータとハードウェアフローの実行
まとめ
ランタイムパラメーターのリコンフィギュレーション
手順 1: 同期スカラー
グラフプログラミングコードの確認
RTP 更新コードの確認
AI エンジンコンパイラと AI エンジンシミュレータの実行
ハードウェアエミュレーションおよびハードウェアフローのビルド
ハードウェアエミュレーションおよびハードウェアフローの運用
まとめ
サポート
手順 2: 同期スカラー
RTP 更新コードの確認
AI エンジンコンパイラと AI エンジンシミュレータの実行
ハードウェア協調シミュレーションとハードウェアフローの実行
まとめ
サポート
手順 3: 同期スカラー
グラフおよび RTP コードの確認
AI エンジンコンパイラと AI エンジンシミュレータの実行
ハードウェアエミュレーションおよびシハードウェアフローの実行
まとめ
サポート
手順 4: 同期スカラー
グラフおよび RTP コードの確認
AI エンジンコンパイラと AI エンジンシミュレータの実行
ハードウェア協調シミュレーションとハードウェアフローの実行
まとめ
サポート
手順 5: 同期スカラー
グラフおよび RTP コードの確認
AI エンジンコンパイラと AI エンジンシミュレータの実行
ハードウェア協調シミュレーションとハードウェアフローの実行
まとめ
サポート
パケットスイッチング
パケットストリームベースの AI エンジンカーネル
パケットストリームのインターフェイスと操作
パケットストリームカーネル用グラフの構築
AI エンジンシミュレータ、HW エミュレーション、HW フローの実行
まとめ
サポート
バッファーベースの AI エンジンカーネル
パケットスイッチング機能を使用したグラフの構築
パケットフォーマット
データの準備および AI エンジンシミュレータの実行
パケットスイッチング用の PL カーネルの例
パケットスイッチングの PS コード例
ハードウェアエミュレーションおよびハードウェアフローの実行
まとめ
混合データ型を使用したバッファーベースの AI エンジンカーネル
AI エンジンシミュレータのデータの準備
PS アプリケーションおよび HW エミュレーションフロー
まとめ
サポート
ハードウェアエミュレーションとハードウェアのための Versal 統合
概要
目標
チュートリアルの概要
セクション 1: x86simulator 用の AI エンジンコンパイラを使用した AI エンジンコードのコンパイルと、Vitis アナライザーでのコンパイル結果の確認
V++ フローの AI エンジン ADF グラフのコンパイル
Vitis アナライザーコンパイルの概要
セクション 2: x86simulator を使用した AI エンジングラフのシミュレーション
セクション 3: ソフトウェアエミュレーションのコンパイルと実行
1.v++ を使用した HLS カーネルのコンパイル
2.V++ を使用して、AI エンジンと HLS カーネルをプラットフォームを使用してリンクさせます。
3.A72 ホストアプリケーションのコンパイル
4.デザインのパッケージ
5.ソフトウェアエミュレーションの実行
PS アプリケーションを Arm プロセス (QEMU) として実行
x86 での PS アプリケーションの実行
セクション 4: AIE シミュレータ用の AI エンジンコードのコンパイル: Vitis アナライザーでのコンパイル結果の表示
重要
V++ フローの AI エンジン ADF グラフのコンパイル
Vitis アナライザーコンパイルの概要
セクション 5: aiesimulator を使用した AI エンジングラフのシミュレーションと、Vitis アナライザーでのトレースとプロファイル結果の確認
セクション 6: ハードウェアエミュレーションの実行と、Vitis アナライザーでの実行サマリの確認
1.v++ を使用した HLS カーネルのコンパイル
2.V++ を使用して、AI エンジンと HLS カーネルをプラットフォームを使用してリンクさせます。
3. A72 ホストアプリケーションのコンパイル
4. デザインのパッケージ
5. ハードウェアエミュレーションの実行
セクション 7: ハードウェア上でのコンパイルと実行
まとめ
サポート
Versal システムデザインのクロッキング
概要
目標
手順 1 - ADF グラフをビルド
手順 2: PL カーネルをクロッキング
手順 3 - v++ リンカー - システムを構築
手順 4 - ホストコードをコンパイル
手順 5 - パッケージデザインとボードでの実行
チャレンジ (オプション)
ハードウェアエミュレーション用にデザインを構築します。
まとめ
AI エンジンでの浮動小数点の使用
概要
AI エンジンのアーキテクチャの詳細
固定小数点のパイプライン
浮動小数点のパイプライン
浮動小数点の組み込み関数
Start、offset
fpneg、fpabs、fpadd、fpsub
fpneg
fpabs
fpneg_abs
fpadd、fpsub
fpadd_abs, fpsub_abs
fpmul
fpabs_mul
fpneg_mul
fpneg_abs_mul
fpmac, fpmsc, fpmac_abs, fpmsc_abs
fpmul_conf, fpmac_conf
浮動小数点の例
FIR フィルター
実数の浮動小数点フィルター
複素数の浮動小数点フィルター
行列乗算
ライセンス
DSP ライブラリ
概要
パート 1: 単一のカーネルグラフを作成
ソースファイルを理解
アプリケーションをコンパイル
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
パート 2: マルチカーネルグラフを作成
パート 1 からのフィルターグラフの変更点
AI エンジンエミュレーションの構築
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
パート 3: フィルターパフォーマンスの最適化
パート 1 からのフィルターグラフの変更点
AI エンジンエミュレーションの構築
シミュレーションまで実行
Vitis アナライザーを使用してシミュレーション結果を確認
まとめ
デバッグウォークスルー
コマンドラインベースのプロジェクトの Vitis IDE への移行
手順 1: プロジェクトの作成
手順 2: プロジェクトソースコードのインポート
手順 3: プロジェクトの設定
プロジェクト 3.1: AI エンジンのサブプロジェクトを設定
手順 3.2: ハードウェアのリンクを設定
手順 3.3: ハードウェアカーネルを設定
手順 3.4: PS のサブプロジェクトを設定
手順 4: パッケージオプションでのシステムプロジェクトの設定
サポート
X86simulator を使用した AI エンジンデバッグ
1. Vitis IDE でのソフトウェアエミュレーションの起動と検証
手順 1.1: ソフトウェアエミュレーション設定を選択
手順 1.2: ビルド設定
手順 1.3: x86 エミュレーターでのビルド
手順 1.4: x86 エミュレーターでの実行
手順 1.5: コンソールがエミュレーション結果を表示
手順 1.6: 実行結果を検証
2: printf のサポート
手順 2.1: printf() 文を追加
手順 2.2: プロジェクトをコンパイル
手順 2.3: プロジェクトを実行
手順 2.4: 結果を確認
3.ベクターデータ型での printf()
手順 3.1: ソースコードに printf() を追加
手順 3.2: x86simulator をコンパイルおよび実行
手順 3.3: 結果を確認
手順 3.4: 追加された printf() 文を元に戻す
4: Vitis IDE のデバッガーサポート
手順 4.1: ソフトウェアエミュレーターデバッガーを起動
手順 4.2: 実行中のデバッグ
手順 4.3: 配列値を検査
5: x86simulator 設定ファイル
6: x86simulator の機能
x86simulator のデータダンプ
手順 6.1.1: ダンプ機能のイネーブル
手順 6.1.2: x86simulator を実行
x86simulator のデッドロック検出
手順 6.2.1: デッドロック検出機能のイネーブル
手順 6.2.2: デッドロック状態を設定
手順 6.2.3: x86simulator を実行
手順 6.2.4: dot アプリケーションを使用して生成された DOT ファイルを PNG ファイルに変換
x86simulator のトレースレポート
手順 6.3.1: トレース機能をイネーブル
手順 6.3.2: x86simulator を実行
手順 6.3.3: サポートされる x86simulator のトレースイベント
trace と trace-print の違い
x86simulator メモリアクセス違反および Valgrind
手順 6.4.1: 環境変数を設定
手順 6.4.2: Valgrind 機能をイネーブル
手順 6.4.3: x86simulator を実行
手順 6.4.4: 初期化されていない変数のエラーメッセージ
手順 6.4.5: valgrind からのエラー
手順 6.4.6: 追加されたエラーを元に戻す
7: コマンドラインプロジェクトのサポート
GDB を使用する x86simulator
手順 7.1.1: プロジェクトをダウンロード
手順 7.1.2: makefile とソースコードを準備
手順 7.1.3: プロジェクトをビルド
手順 7.1.4: x86simulator を使用するために GDB をイネーブル
手順 7.1.5: GDB コマンドド
GDB サーバーを使用した x86simulator
手順 7.2.1: プロジェクトの準備
手順 7.2.2: GDB サーバーをイネーブルにして x86simulator を使用
手順 7.2.3: GDB サーバーを起動
手順 7.2.4: GDB コマンドの使用
制限
サポート
ソフトウェアエミュレーションを使用した AI エンジンデバッグ
1: Vitis IDE でソフトウェアエミュレーションプロジェクトを準備
手順 1.1: ソフトウェアエミュレーション設定を選択
手順 1.2: AI エンジンドメインプロジェクトをビルド
手順 1.3: aie_control_xrt.cpp を PS ドメインにインポート
手順 1.4: host.cpp を PS ドメインにインポート
手順 1.5: システムプロジェクトをビルド
2: Vitis IDE でソフトウェアエミュレーションを実行および検証
手順 2.1: 環境変数を設定
手順 2.2: ソフトウェアエミュレーションを実行
手順 2.3: 実行結果を検証
3.デバッガーを起動してデザインをデバッグ
手順 3.1: ソフトウェアエミュレーションデバッガーを起動
手順 3.2: ソフトウェアエミュレーターを使用してデバッグ
4: ソフトウェアエミュレーターを使用してコマンドラインプロジェクトをビルドおよび実行
手順 4.1: プロジェクトをダウンロード
手順 4.2: makefile とソースコードを準備
手順 4.3: プロジェクトをビルド
手順 4.4: プロジェクトを実行
手順 4.5: PetaLinux ブート
手順 4.6: 環境変数を設定
手順 4.7: アプリケーションを実行
制限
サポート
AI エンジンエミュレーションを使用した AI エンジンデバッグ
1.AI エンジンエミュレーターソースコードのデバッグ
手順 1: AI エンジン設定を選択
手順 2: AI エンジンエミュレーターでのビルド
手順 3: AI エンジンエミュレーターでのデバッグ
手順 4: AI エンジンエミュレーターでのソースコードのデバッグ
手順 5: 実行結果を検証
AI エンジンエミュレーターのソースコードのデバッグの制限
2.AI エンジンエミュレーターのトレースとプロファイルデータの生成
手順 1: AI エンジンシミュレータを起動する前の設定
手順 2: AI エンジンエミュレーターを起動
手順 3: Vitis アナライザーを起動
3.AI エンジンエミュレーターの printf のサポート
手順 1: ソースコードに printf 文を追加
手順 2: プロジェクトをビルド
手順 3: 実行コンフィギュレーションで printf をイネーブルにします。
手順 4: プロジェクトを実行
手順 5: 結果を確認
printf の制限
4.AI エンジンエミュレーターの --enable-memory-check オプション
手順 1: デザインの無効なアドレスを特定
手順 2: 無効なメモリアドレスへのアクセスを追加
手順 3: アプリケーションをビルド
手順 4: ビルドコンィギュレーションに --enable-memory-check オプションを追加
手順 5: アプリケーションを実行
手順 6: 結果
手順 7: その他のテスト
手順 8: クリーンアップ
5.AI エンジンエミュレーターを使用したコマンドラインプロジェクトのソースコードのデバッグ
手順 1: プロジェクトをダウンロード
手順 2: デバッグ機能ありのコマンドラインプロジェクトをビルド
手順 3: ハードウェアエミュレーターを起動し、PetaLinux を起動
手順 4: エミュレーションコンソールからホストアプリケーションを実行
手順 5: Vitis IDE と XRT サーバーを起動
手順 6: Vitis IDE の表示
手順 7: 起動したプロセスをクリーンアップ
サポート
ハードウェアエミュレーターを使用した AI エンジンのソースコードデバッグ
ハードウェアエミュレーションのソースコードのデバッグ
手順 1: ビルド
手順 2: ハードウェアエミュレーターを起動
手順 3: デバッグ中
手順 3.1: デバッグ - PS
手順 3.2: デバッグ - AI エンジン
ハードウェアエミュレーションのソースコードのデバッグの制限
ハードウェアエミュレーターを使用したコマンドラインプロジェクトのソースコードのデバッグ
手順 1: デバッグするプロジェクトをビルド
手順 2: ハードウェアエミュレーターを起動し、PetaLinux を起動
手順 3: Vitis IDE と XRT サーバーを起動
手順 4: Vitis AI エンジンのデバッグコンフィギュレーションを設定
手順 4.1: クリックオンデバッグアイコンを使ってデバッグを設定
手順 4.2: [Single Application Debug] で新しいデバッグコンフィギュレーションを作成
手順 4.3: 新しいデバッグタイプの名前と接続を設定
手順 4.4: 新しい接続名、ホスト、ポートを設定
手順 4.5: 新規作成したデバッグタイプのスクリプトを実行するように設定
手順 4.6: デバッグコンフィギュレーションを閉じる
手順 4.7: PS (resume による) アプリケーションを実行して AI エンジンを初期化およびデバッグ
手順 4.8: PS が AI エンジンを初期化するまで待って、コンソールで「Starting graph run」を確認
手順 4.9: AI エンジンデバッガーを起動して AI エンジンサブプロジェクトをデバッグ
手順 5: Vitis IDE の表示結果
手順 6: 起動したプロセスのクリーンアップ
サポート
ハードウェアでの AI エンジンのソースコードデバッグ
ハードウェアでのソースコードのデバッグ
手順 1: ハードウェアボードへの接続を設定
手順 1.1: ターゲットの接続設定
ターゲットボードに接続するコンピューターからハードウェアサーバーを実行
手順 1.2: Vitis IDE の設定
手順 1.3: ターゲット接続の検証
手順 2: Vitis IDE でプロジェクトをデバッグ
手順 2.1: ターゲットの準備
手順 2.2: デバッガーを起動
ハードウェアでのソースコードのデバッグの制限
サポート
イベントトレースを使用したシステムプロジェクトデバッグチュートリアル
概要
概要
イベントトレースのビルドオプション、生成、可視化
手順 1: チュートリアルのソースコードのダウンロード
手順 2: ビルド環境条件変数を設定
手順 3: チュートリアルをビルド
手順 4: ハードウェアボードを準備
手順 5: イベントトレース生成
手順 5.1: XSDB フローを使用したイベントトレース
手順 5.2: XRT フローを使用したイベントトレース
手順 6: PetaLinux がボードで起動したら、アプリケーションを実行
手順 7: イベントトレースソースファイルを収集
手順 7.1: XSDB フロー
手順 7.2: XRT フロー
手順 8: Vitis アナライザーを起動してイベントトレースファイルを確認
イベントトレースデータの説明
イベントトレースの注意事項
イベントトレースの選択肢に関する注意事項
推奨されるイベントトレースストリーム数
イベントトレースの制限
サポート
HW で XRT を使用した AI エンジン/PL カーネルのデバッグ
xbutil
AI エンジンステータスをレポート
手順 0: ブートイメージの準備とボードの起動
手順 1.1: AI エンジンステータスデータを生成
手順 1.2: PetaLinux がボードで起動したら、アプリケーションを実行
手順 1.3: AI エンジンステータスファイルを収集
手順 1.3.1
手順 1.3.2
手順 1.3.3
手順 1.4: Vitis アナライザーを起動してステータスファイルを確認
AI エンジンのステータス説明
XRT エラーをレポート
XRT API を使用したレポートメカニズム
手順 2.1: host.cpp をこのチュートリアルから入手可能な host.cpp.error_code に置換
手順 2.2: 次のコマンドを実行して、host.cpp コードをコンパイルし、sd_card.img にパッケージ
手順 2.3: 手順 0 に従ってブートイメージの準備とボードの起動
手順 2.4: VCK190 の電源が入り、起動が完了したら、バイナリを実行
手順 2.5: 結果を確認
手順 2.6: xbutil を使用したレポートメカニズム
サポート
プロファイリング API を使用したグラフの入力および出力のプロファイル
概要
プロファイリング API
1: AI エンジンシミュレータを使用したプロファイリング API
手順 1.1: プロジェクトをダウンロード
手順 1.2: プロファイリング API を適用したグラフコードを準備
手順 1.3: AI エンジンシミュレータを実行
手順 1.4: 結果を確認
2.HW エミュレーターを使用したプロファイリング API
手順 2.1: プロファイリング API を適用したホストコードと makefile を準備
手順 2.2: デザインをビルド
手順 2.3: ハードウェアエミュレーターを実行
手順 2.4: アプリケーションを実行
3: ハードウェアでのプロファイリング API
手順 3.1: ハードウェア makefile を準備
手順 3.2: SD カードへ書き込む
手順 3.3: VCK190 ボードを起動
手順 3.4: アプリケーションを実行
手順 3.5: 結果を確認
4: VCD を使用した I/O パフォーマンス値のクロスチェック
手順 4.1: VCD を生成
手順 4.2: Vitis アナライザーを起動してトレースを表示
手順 4.3: プロファイルされたインターフェイスを検索
手順 4.4: タイルを検索
手順 4.5: ツールを使用して実行時間を測定
手順 4.6: パフォーマンスを計算
制限
サポート
ハードウェアプロファイリング機能を使用した AI エンジンデバッグ
概要
ハードウェアプロファイリング機能
XRT フロー
手順 1.1: ブートイメージの準備とボードの起動
手順 1.2: プロファイリングデータを生成
手順 1.3: PetaLinux がボードで起動したら、アプリケーションを実行
手順 1.4: プロファイリングファイルを収集
手順 1.4.1
手順 1.4.2
手順 1.4.3
手順 1.5: Vitis アナライザーを起動してプロファイリングファイルを確認
XSDB フロー
手順 2.1: ブートイメージの準備とボードの起動
手順 2.2: プロファイリングデータを生成
手順 2.2.1: ターゲット接続を設定
手順 2.2.2: XSDB をボードに設定
手順 2.3: PetaLinux がボードで起動したら、アプリケーションを実行
手順 2.4: 生成されたファイルを検証
手順 2.5: Vitis アナライザーを起動してプロファイリングファイルを確認
手順 3: Vitis アナライザーでの結果
手順 4: Vitis アナライザーで複数のプロファイリング実行を開く
手順 4.1: 最初のプロファイリングデータを生成
手順 4.2: 2 つ目のプロファイリングデータを生成
手順 4.3: 最初のプロファイリングデータを開く
手順 4.4: 2 つ目のプロファイリングデータを開く
プロファイリングデータの説明
AI エンジンコアのプロファイリングデータ
AI エンジンメモリのプロファイリングデータ
インターフェイスのプロファイリングデータ
プロファイリングデータの解析
サポート
ILA (Integrated Logic Analyzer) を使用した AI エンジンデバッグ
ILA (Integrated Logic Analyzer) を使用した AI エンジンデバッグ
デザインで ILA をイネーブル
手順 1: ILA のイネーブルになった makefile を準備
手順 2: ILA のイネーブルになったデザインをビルド
手順 3: デザインを起動
Vivado との接続設定
手順 4: ハードウェアボードへの接続を設定
手順 4.1: ターゲット接続の設定
手順 4.2: Vivado を起動
手順 4.3: Vivado ハードウェアマネージャーを設定
手順 4.4: ハードウェアターゲットを設定
手順 4.5: ハードウェアターゲットを入力
手順 4.6: ハードウェアターゲットをチェック
手順 4.7: プローブファイルを選択
手順 4.8: 確認する ILA を選択
手順 4.9: デバッグするデザインの信号を設定
手順 4.10: ILA をイネーブルにして、デバッグするように設定された信号をキャプチャ
手順 4.11: 結果を確認
手順 5: キャプチャした結果を確認
サポート
AI エンジンの DSP ライブラリおよび Model Composer
概要
開始前の確認事項
概要
段階 1: デザインを作成してシミュレーション
段階 2: デザインをさらに解析
段階 3: コードの生成とエミュレーションの実行 - AI エンジン
段階 4: PLIO のビット幅を増加して再生成
まとめ
Versal のエミュレーション波形解析
概要
目標
チュートリアルの概要
デザインの概要
トランザクションレベルモデリング
手順
手順 1: デザインを構築
手順 2: XSIM 波形 GUI を使用してエミュレーションを起動
手順 3: XSIM 波形 GUI と QEMU を使用
波形の確認
PMC を使用した適切な起動の確認
PS (QEMU) から PL/AIE へのトランザクション生成
PL から AI エンジン
AI エンジンの RTP 信号
AI エンジンから PL、PL から DDR メモリ
制限
手順 4: Vitis アナライザーを使用
まとめ
AXIS 外部トラフィックジェネレーター
AI エンジンのパフォーマンスおよびデッドロック解析チュートリアル
AI エンジングラフの実行および計測
グラフおよびカーネルコード
グラフの実行モデル
グラフパフォーマンスの測定
デザイン最適化の注意事項
まとめ
サポート
AI エンジンのデッドロック解析
よくあるデッドロックのシナリオ
AI エンジンのデッドロックの例と AI エンジンシミュレータでの解析
Vitis アナライザーを使用した AI エンジンのストール解析
ハードウェアエミュレーションフローでの AI エンジンのデッドロック検出
ハードウェアフローでの AI エンジンのデッドロック検出
まとめ
付録 (オプション)
手動ダンプとレジスタ読み出しでハードウェアエミュレーションおよびハードウェアで AI エンジンのステータスを検出
サポート
AI エンジンのステータス解析
デザインの設定と実行
オプション 1: 自動化された定期的な AIエンジンステータス出力
自動ステータス出力の解析
オプション 2: AI エンジンのステータスの手動出力
手動ステータス出力の解析
まとめ
サポート
AI エンジンへの IIR フィルターのインプリメント
Part1a
AI エンジンへの IIR フィルターのインプリメント - パート 1a
下準備
カーネルコード
Julia スクリプトに関する注記
適応型データフローグラフ
テストベンチコード
プログラムのビルドおよび実行
まとめ
参考資料
サポート
Part1b
要約
Julia スクリプト
適応型データフロー (ADF) グラフ
テストベンチコード
デザインのビルドおよび実行
ランタイム中の係数の変更
まとめ
サポート
Part2a
AI エンジンへの IIR フィルターのインプリメント - パート 2a
下準備
カーネルコード
テストベンチコード
解析
まとめ
サポート
Part2b
AI エンジンへの IIR フィルターのインプリメント - パート 2b
下準備
カーネルヘッダー
カーネルコード (AI エンジン API)
グラフコード
テストベンチコード
解析 (AI エンジン API を使用)
生成されたコード
スループット
カーネルコード (LLI)
まとめ
サポート
AI エンジンアプリケーションのポストリンクリコンパイル
演習 1: ダイレクトな AI エンジンのリコンパイル makefile フロー
初期化
フェーズ 1: AI エンジンアプリケーションおよび PL カーネルをコンパイルし、システムをリンク
フェーズ 2: AI エンジンアプリケーションを再コンパイルし、新しいシステムをパッケージして、ハードウェアエミュレーションを再度実行
オンボードテストの実行
サポート
ライセンス
演習 2: Vitis makefile フロー
初期化
フェーズ 1: AI エンジンアプリケーションおよび PL カーネルから固定プラットフォームを作成
フェーズ 2: Vitis で生成されたプラットフォームを使用して、AI エンジンアプリケーションを変更
オンボードテストの実行
サポート
ライセンス
AI エンジンシミュレーションおよびエミュレーションフロー用の Python および C++ の外部トラフィックジェネレーター
概要
目標
開始前の確認事項
Python 環境のセットアップ
デザインの概要
チュートリアルの手順
手順 1: ADF グラフの変更
手順 2: ハードウェアエミュレーション用のリンク
手順 3: 外部トラフィックジェネレーター
Python スクリプト
スクリプト解析
XTLM ユーティリティのインスタンシエート
ipc_axis_master_util ユーティリティを使用したデータの転送
ipc_axis_slave_util ユーティリティを使用したデータの受信
C++ アプリケーション
手順 4: 機能のテスト
まとめ
サポート
AI エンジンでの RTL IP の使用
概要
目標
チュートリアルの概要
手順 1 - Vivado™ Design Suite でのカスタム RTL カーネルの作成
手順 2 - Vivado™ コンパイラを使用した HLS カーネルの作成
手順 3 - ADF グラフのプログラマブルロジックへのインターフェイス
手順 4 - XCLBIN の構築
手順 5 - ホストアプリケーションの構築
手順 6 - パッケージ
手順 7 - エミュレーションの実行
エミュレーション波形を表示するには
まとめ
AIE シミュレーションでの Verilog トラフィックジェネレーターの使用
概要
目標
資料
AI エンジンのアーキテクチャの確認
トラフィックジェネレーター
ツールのインストール
チュートリアルの概要
セクション 1: このチュートリアルで使用するデザインの概要
ディレクトリ構造
セクション 2: 外部 RTL (Verilog/SV) ベースのトラフィックジェネレーターへの AIE 統合方法
AIE ラッパースタブモジュールの生成
ユーザー RTL と外部テストベンチの追加
外部テストベンチへの aie ラッパーのインスタンシエート
Vivado プロジェクト用の sim_ipc_axis IP の生成
セクション 3: AIEsim プロセスを使用した外部プロセスの起動
セクション 4: XSIM やサードパーティシミュレータでの外部 RTL シミュレーションのサポート
セクション 5: トラフィックジェネレーターの詳細
まとめ
サポート
設計チュートリアル
Versal 薄型カスタムプラットフォームエクステンシブルシステム
開発を始める
構築フロー
構築フローの依存関係
構築および前提条件
カスタムの薄型基本プラットフォーム
さらに詳しく
試験
VCK190 での実行
ハードウェアエミュレーションの実行
実行と結果
注記
設計に関する考慮事項
参考資料
AI エンジンの資料
ザイリンクスランタイム (XRT) のアーキテクチャ
Vitis 統合ソフトウェア開発プラットフォーム 2023.1 の資料
改訂履歴
LeNet
概要
チュートリアルの概要
開始前の確認事項
ツール: ツールのインストール
環境: シェル環境の設定
スーパーサンプルレート FIR フィルター
シングルカーネル FIR インプリメンテーション
シングルカーネル FIR インプリメンテーション
フィルターの説明
<<<<<<< HEAD
カーネルの設計
インターフェイス
データと係数の管理
係数およびデータアップデートスケジューリング
コンパイルおよび解析
ライセンス
マルチカーネル FIR インプリメンテーション
カーネルの設計
C++ コードの解析
データおよび係数の管理と操作スケジューリング
コンパイルおよび解析
ライセンス
シングルストリームインターフェイス
スーパーサンプルレート FIR フィルター
スーパーサンプルレート FIR フィルターと多相分解
2 Gsps のデータストリームの計算を 2 つのフェーズに分けます。
グラフの設計
C++ コードの解析
コンパイルおよび解析
ライセンス
デュアルストリーム入力を使用したスーパーサンプルレート FIR フィルター
デュアルストリームのインパクト
グラフの設計
C++ コードの解析
コンパイルおよび解析
ライセンス
ビームフォーミング
モジュール 01: カスタムプラットフォーム
オプション一覧
依存関係
ビルドファイル
はじめに: カスタム Vitis エンベデッドプラットフォームとは何か
ハードウェアプラットフォームとは何か
ソフトウェアプラットフォームとは何か
プラットフォーム Vivado プロジェクト
プラットフォーム Vivado プロジェクトの作成
ブロックデザインの作成
ポートのインスタンシエーション
AI エンジン
AXI Debug Hub IP および Simulation Clock and Reset Generator IP
AXI SmartConnect
AXI Verification IP
クロックのインフラストラクチャ
CIPS
NoC
インターフェイス接続の作成
クロックの接続
AXI SmartConnect 接続
CIPS と NoC の接続
NoC 接続
クロックインフラストラクチャの接続
CPIS クロック
アドレスセグメントの作成
プラットフォーム属性の設定
制御インターフェイスの要件
メモリインターフェイスの要件
クロックの要件
for ループを使用したプラットフォーム属性の設定
DDR4 制約
ブロックデザイン用のラッパーの作成
ポストリンクの Tcl コマンド
タイミングクロージャ
エミュレーションの設定
プラットフォームの出力タイプ
Vivado プロジェクトのまとめ
ハードウェア XSA* のエクスポート
ソフトウェアプラットフォーム
プラットフォームの作成
ドメインの作成: AI エンジン
ドメインの作成: Linux
BIF ファイル
Boot ディレクトリ
ドメインの作成: ベアメタル
プラットフォームの生成
参考資料
サポート
モジュール 02: AI エンジンデザイン
オプション一覧
依存性
ビルドファイル
概要
AI エンジンカーネル、グラフ、およびアプリケーション
AI エンジンカーネルおよびグラフ
カスケードチェーンのサブグラフ
ダウンリンクサブグラフ
アップリンクサブグラフ
テストグラフ
AI エンジンアプリケーション
カーネルへのデータ送信
AI エンジンカーネルのパラメーター
AI エンジンのサブグラフウィンドウの接続
AI エンジンアプリケーションデータファイル
AI エンジンのグラフアプリケーションのシミュレーション
パフォーマンスプロファイリング用のランタイムイベント API
まとめ
参考資料
サポート
モジュール 03: PL デザイン
依存関係
PL マスターカーネル
PL スレーブカーネル
ビルドファイル
PL カーネル: マスターおよびスレーブ
PL マスターカーネル
PL マスター実行フロー
リセット
コンフィギュレーション
BLOCK_SIZE
NITER および ROLLOVER_ADDR
開始
完了
IP カーネル化
PL スレーブカーネル
PL スレーブ実行フロー
リセット
コンフィギュレーション
BLOCK_SIZE
NITER および ROLLOVER_ADDR
開始
完了
AXI4-Stream Register Slice
ビームフォーミングデザイン: ダウンリンク AI エンジングラフ
ビームフォーミングデザイン: アップリンク AI エンジングラフ
参考資料
サポート
モジュール 04: AI エンジンおよび PL の統合
デザインのビルド
XCLBIN をゼロからビルド
オプション
依存関係
ビルドファイル
はじめに: システムのリンク
タイミングサマリ
REV0: vck190_v1_0_wrapper_timing_summary_routed.rpt
REV1: vck190_v1_0_wrapper_timing_summary_routed.rpt
REV0 コンフィギュレーションファイル (config.ini)
[connectivity] セクション
カーネル数
ストリーミング接続
[clock] セクション
[advanced] セクション
新しい XSA プラットフォーム: rev0
タイミングクロージャ
タイミングクロージャストラテジ
REV1 コンフィギュレーションファイル (config_2regslice.ini)
[connectivity] セクション
[clock] セクション
[vivado] セクション
新しい XSA プラットフォーム: rev1
参考資料
サポート
モジュール 05: ベアメタル PS ホストアプリケーション
はじめに: ベアメタルシステムの構築
デザインの構築
main_partial.cpp と main_full.cpp の相違点
プラットフォームの作成
PS アプリケーションとソースコードのコンパイル
PS アプリケーションソースコードのリンク
ベアメタルソースコード
PS ホストアプリケーション
Main 関数
test_dlbf/test_ulbf 関数
リセット
コンフィギュレーション
RAM の確認
開始
Wait for Done: 入力
Wait for Done: 出力
出力の検証
ULBF のテスト
参考資料
サポート
モジュール 06: システムインテグレーション: ベアメタル
SD カードイメージの生成
VCK190 ボードのブート
ハードウェア上でのデザインの実行
参考資料
次の手順
サポート
モジュール 07: PetaLinux
ベアメタルと PetaLinux の違い
デザインのビルド
PetaLinux のソフトウェアプラットフォームのビルド
PetaLinux の作成: BSP を使用した PetaLinux プロジェクトの作成
PetaLinux の設定: XSA を使用した PetaLinux プロジェクトのアップデート
PetaLinux の設定: ルートファイルシステムのカスタマイズ
PetaLinux の設定: デバイスツリーのアップデート
PetaLinux の設定: カーネル設定のカスタマイズ
PetaLinux の設定: クリーンアップ
PetaLinux のビルド: PetaLinux イメージのビルド
PetaLinux のビルド: SDK のビルド (ターゲット Sysroot の生成)
PetaLinux のビルド: SDK のインストール (ターゲット Sysroot の生成)
PetaLinux のビルド: PetaLinux イメージの生成
Versal カスタム PetaLinux プラットフォームのビルド
参考資料
サポート
モジュール 07: PetaLinux ブート
モジュール 08: Linux ソフトウェアアプリケーション
Introduction: Programming the PS Host Application
Execution Flow Chart
Bind UIO Drivers with PL Kernels
Changes in 2023.1
Load AIE XCLBIN
Reset AI Engine
Load AI Engine with XCLBIN
Reset AI Engine in the Middle of Execution
Command-Line Arguments
Support
モジュール 09: システムインテグレーション: Linux
システムを実行する
サポート
2D-FFT
AIE
Versal アクセラレーションライブラリを使用した 2023.1 Versal 2D-FFT インプリメンテーションチュートリアル (XD073)
AI エンジンインプリメンテーション
デザインのビルド
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルのコンパイル
make graph: Vitis コンパイラフローの AI エンジン ADF グラフの作成
make xsa: Vitis ツールを使用した AI エンジンおよび HLS カーネルとプラットフォームとのリンク
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
デザインの詳細
AI エンジンおよび PL カーネル
dma_hls
ソフトウェアデザインの詳細
AI エンジンカーネルおよびグラフ表現
適用型データフロー (ADF) グラフ
グラフクラスの定義
最上位アプリケーション
PL データムーバーカーネル
dma_hls (dma_hls.cpp)
最上位関数宣言
最上位関数定義
PS ホストアプリケーション
HLS
Versal アクセラレーションライブラリを使用した 2023.1 Versal 2D-FFT インプリメンテーションチュートリアル (XD073)
HLS インプリメンテーション
デザインのビルド
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルのコンパイル
make xsa: Vitis ツールを使用した HLS カーネルとプラットフォームとのリンク
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
デザインの詳細
HLS/PL カーネル
FFT_2D
DMA_HLS
ソフトウェアデザインの詳細
HLS/DSP カーネル表現
データフロー
FFT 入力の定義
必要なヘッダーおよび関数宣言
FFT コアコンフィギュレーション構造
最上位関数
サブ関数の詳細
データの読み出し
FFT 関数
データの書き込み
PL データムーバーカーネル
dma_hls (dma_hls.cpp)
最上位関数宣言
最上位関数定義
PS ホストアプリケーション
FIR フィルター
AIE
デザインの構築
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルのコンパイル
make graph: Vitis コンパイラフローのための AI エンジン ADF グラフを作成します。
make xsa: AI エンジンおよび HLS カーネルをプラットフォームとリンクさせるための Vitis ツールの使用
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
デザインの詳細
AI エンジンおよび PL カーネル
ソフトウェアデザインの詳細
データフローグラフ
グラフクラスの定義
DSPLib FIR フィルターのインスタンシエート
接続情報の追加
最上位アプリケーション
PL カーネル
データムーバー (datamover.cpp)
引数
pragma HLS INTERFACE s_axilite
pragma HLS INTERFACE axis
pragma HLS PIPELINE II=1
PS ホストアプリケーション
Include graph.cpp
load_xclbin Function
データムーバークラス
FIR チェーンクラス
main 関数
1.コマンドライン引数をチェック
2.XCLBIN を開く
3.データムーバーカーネルおよび FIR チェーングラフを作成して初期化
4.データムーバーカーネルおよび FIR チェーングラフを実行
5.データムーバーカーネルの終了を待機
6.出力結果を検証
7.割り当てられたリソースを解放
参考資料
AI エンジンの資料
サポート
HLS
デザインの構築
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルのコンパイル
make xsa: Vitis ツールを使用した HLS カーネルとプラットフォームとのリンク
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
デザインの詳細
HLS PL カーネル
ソフトウェアデザインの詳細
N-Body シミュレータ
シミュレーションの実行
x86 マシンでの Python シミュレーション
結果
(オプション) アニメーション GIF の作成
次の手順
サポート
デザインの構築
AI エンジンデザイン
単一の Nbody() カーネル
4 つの NBody() カーネルのパケットスイッチング
ワークロードの分布と input_j
100 の N 体サブシステム
パケットスイッチングの必要性
(オプション) AI エンジンデザインのシミュレーション
参考資料
次の手順
サポート
デザインのビルド
手順 1: Vitis ユーティリティライブラリパスを設定
手順 2: m2s_x2.cpp と s2m_x4.cpp のデータムーバーカーネルを生成
手順 3: HLS PL カーネルをコンパイル
HLS PL カーネル
m2s_x2
packet_sender
packet_receiver
s2m_x4
参考資料
次の手順
サポート
完全なシステムデザイン
完全なシステムデザイン
デザインインプリメンテーション
参考資料
次の手順
サポート
ホストソフトウェア
手順 1: ホストソフトウェアをコンパイル
手順 2: ホストソフトウェアをリンク
ホストソフトウェア
NBodySimulator API
Logger API
ログレベル:
ホストアプリケーション
参考資料
次の手順
SD カードイメージの生成およびハードウェア実行
SD Card Image Generation
Booting the VCK190 Board
Running the Design on Hardware
References
Next Steps
Support
結果
結果
レイテンシパフォーマンスの比較
デザインスループットの計算 (実効 vs 理論)
(オプション) buildx1_design および x10_design のビルド
x1_design のビルド (128 素粒子のシミュレーション)
x10_design のビルド (1,280 素粒子のシミュレーション)
サポート
x10 デザインの結果
x1 デザインの結果
FIR フィルター
AIE
デザインのビルド
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルのコンパイル
make graph: Vitis コンパイラフローの AI エンジン ADF グラフの作成
make xsa: Vitis ツールを使用した AI エンジンおよび HLS カーネルとプラットフォームとのリンク
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
デザインの詳細
AI エンジンおよび PL カーネル
dma_hls
ソフトウェアデザインの詳細
HLS
デザインのビルド
make ステップ
1 つのコマンドを使用したデザイン全体のビルド
make kernels: PL カーネルの生成
make xsa: Vitis ツールを使用した HLS カーネルとプラットフォームとのリンク
make application: ホストアプリケーションのコンパイル
make package: デザインのパッケージ
make run_emu: ハードウェアエミュレーションの実行
ハードウェアでの実行
ハードウェアデザインの詳細
PL カーネルの詳細
プラットフォームの詳細
ソフトウェアデザインの詳細

Back to home page