Vivado Design Suite チュートリアル: Dynamic Function eXchange (UG947) - 2021.2 日本語

Document ID: UG947
Release Date: 2022-04-18
Version: 2021.2 日本語

概要
この資料に関連する設計プロセス
ハードウェアおよびソフトウェア要件
チュートリアルデザインの概要
7 シリーズの基本 DFX フロー
手順 1: チュートリアルデザインファイルの抽出
手順 2: スクリプトの確認
手順 3: デザインの合成
手順 4: デザインのアセンブルおよびインプリメンテーション
手順 5: デザインフロアプランの構築
手順 6: 最初のコンフィギュレーションのインプリメント
手順 7: 2 番目のコンフィギュレーションのインプリメント
手順 8: スクリプトをハイライトして結果を確認
手順 9: ビットストリームの生成
手順 10: FPGA のパーシャルリコンフィギュレーション
まとめ
UltraScale および UltraScale+ の基本 DFX フロー
手順 1: チュートリアルデザインファイルの抽出
手順 2: スクリプトの確認
手順 3: デザインの合成
手順 4: デザインのアセンブルおよびインプリメンテーション
手順 5: デザインフロアプランの構築
手順 6: 最初のコンフィギュレーションのインプリメント
手順 7: 2 番目のコンフィギュレーションのインプリメント
手順 8: スクリプトをハイライトして結果を確認
手順 9: ビットストリームの生成
手順 10: FPGA のパーシャルリコンフィギュレーション
まとめ
DFX RTL プロジェクトフロー
手順 1: チュートリアルデザインファイルの抽出
手順 2: 初期デザインソースの読み込み
手順 3: Dynamic Function eXchange ウィザードを使用しデザインを完了
手順 4: 現在のデザインの合成およびインプリメンテーション
手順 5: 追加リコンフィギャラブルモデルおよびコンフィギュレーションの追加
手順 6: グレーボックスモジュールの作成およびインプリメンテーション
手順 7: デザインソースまたはオプションの変更
まとめ
Vivado デバッグおよび DFX プロジェクトフロー
手順 1: チュートリアルデザインファイルの抽出
手順 2: 初期デザインソースの読み込み
手順 3: DFX 用のデザイン設定
手順 4: DFX ウィザードを使用してデザインの残りの部分を完成
手順 5: リコンフィギャラブルモジュール内での IP の追加
手順 6: デザインの合成およびフロアプランの作成
手順 7: DFX コンフィギュレーション解析レポートの実行
手順 8: デザインのインプリメント
手順 9: 追加リコンフィギャラブルモジュールおよびコンフィギュレーションの追加
手順 10: ビットストリームの生成
手順 11: ボードへの接続および FPGA のプログラム
まとめ
7 シリーズデバイスの DFX Controller IP
手順 1: チュートリアルデザインファイルの抽出
手順 2: Dynamic Function eXchange (DFX) Controller IP のカスタマイズ
手順 3: デザインのコンパイル
手順 4: ボードの設定
手順 5: サンプルデザインの操作
手順 6: FPGA での DFX Controller のクエリ
手順 7: FPGA での DFX Controller の変更
まとめ
UltraScale デバイスの DFX Controller IP
手順 1: チュートリアルデザインファイルの抽出
手順 2: Dynamic Function eXchange (DFX) Controller IP のカスタマイズ
手順 3: デザインのコンパイル
手順 4: ボードの設定
手順 5: サンプルデザインの操作
手順 6: FPGA での DFX Controller のクエリ
手順 7: FPGA での DFX Controller の変更
まとめ
UltraScale+ デバイスの DFX Controller IP
手順 1: チュートリアルデザインファイルの抽出
手順 2: チュートリアルデザインファイルの処理
手順 3: チュートリアルデザインの実行
QSPI フラッシュデバイスのプログラム
ソフトウェアを介したリコンフィギュレーションの管理
デバッグコアを介した Dynamic Function eXchange の監視
CRC エラーの挿入および FPGA 応答の表示
まとめ
Nested Dynamic Function eXchange
概要
手順 1: チュートリアルデザインファイルの抽出
手順 2: スクリプトの確認
合成スクリプト
Nested DFX スクリプト
手順 3: デザインの合成
手順 4: デザインのアセンブルおよびインプリメンテーション
インプリメンテーションデザインフロー
スタティックデザインのアップデート
検証パス
ビットストリームの作成
手順 5: ハードウェアでのデザインのテスト
フルイメージを使用したデバイスのコンフィギュレーション
デバイスのパーシャルリコンフィギュレーション
UltraScale+ デバイスのパーシャルビットストリームの読み込み
UltraScale デバイスのパーシャルビットストリームの読み込み
まとめ
Dynamic Function eXchange (DFX) の抽象化シェル
概要
手順 1: チュートリアルデザインファイルの抽出
手順 2: チュートリアルデザインファイルの処理
手順 3: 抽象化シェルの作成
手順 4: 抽象化シェル内への新規 RM のインプリメント
手順 5: ハードウェアでのデザインの検証
アプローチ 1: フルコンフィギュレーションからのパーシャルビットストリームの生成
アプローチ 2: 抽象化シェルからのパーシャルビットストリームの生成
ハードウェア検証の完了
まとめ
IP インテグレーターでの DFX BDC プロジェクトフロー (Zynq UltraScale+)
Vivado ハードウェアデザインフロー
手順 1: Vivado IP インテグレーターでのフラットデザインの作成
手順 2: ブロックデザインでの階層の作成
手順 3: ブロックデザインコンテナーの作成
手順 4: Dynamic Function eXchange のイネーブル
手順 5: 新規リコンフィギャラブルモジュールの追加
手順 6: すべてのリコンフィギャラブルモジュールのアパーチャを確認
手順 7: ラッパーの作成と最上位 BD のターゲットの生成
手順 8: DFX ウィザードを使用してコンフィギュレーションを定義
手順 9: リコンフィギャラブルパーティションのデザイン制約の追加
手順 10: コンフィギュレーションのインプリメンテーションとビットストリームの生成
手順 11: 各コンフィギュレーションのハードウェアプラットフォームのエクスポート
まとめ
IP インテグレーターでの DFX BDC プロジェクトフロー (Versal)
Vivado ハードウェアデザインフロー
手順 1: Vivado IP インテグレーターでのフラットデザインの作成
手順 2: ブロックデザインでの階層の作成
手順 3: ブロックデザインコンテナーの作成
手順 4: Dynamic Function eXchange のイネーブル
手順 5: 新規リコンフィギャラブルモジュールの追加
手順 6: すべてのリコンフィギャラブルモジュールのアパーチャを確認
手順 7: ラッパーの作成と最上位 BD のターゲットの生成
手順 8: DFX ウィザードを使用してコンフィギュレーションを定義
手順 9: リコンフィギャラブルパーティションのデザイン制約の追加
手順 10: コンフィギュレーションのインプリメンテーションとビットストリームの生成
手順 11: 各コンフィギュレーションのハードウェアプラットフォームのエクスポート
まとめ
その他のリソースおよび法的通知
ザイリンクスリソース
Documentation Navigator およびデザインハブ
その他のリソース
改訂履歴
お読みください: 重要な法的通知

Back to home page