Vivado Design Suite チュートリアル: ロジック シミュレーション (UG937) - 2021.1 日本語 - Vivado® 統合設計環境 (IDE) でザイリンクス FPGA デザインをインタラクティブにシミュレーションしてデバッグする Vivado シミュレータを紹介します。Vivado シミュレータは、VHDL、Verilog、および混合言語のデザインのビヘイビアー、論理、およびタイミング シミュレーションを実行できる HDL シミュレータです。 - UG937

Document ID

UG937

Release Date

2021-07-14

Version

2021.1 日本語