Vivado Design Suite チュートリアル: プログラムおよびデバッグ (UG936) - 2021.1 日本語 - Vivado® Design Suite で Integrated Logic Analyzer (ILA) コアおよび Vivado ロジック アナライザーを使用してザイリンクス FPGA ロジック デザインでよく発生する問題をデバッグする方法について説明します。使用するのは、Vivado ロジック アナライザーおよび Kintex®-7 デバイスを含む KC705 評価ボードです。 - UG936

Document ID

UG936

Release Date

2021-07-14

Version

2021.1 日本語