AI 引擎系列博客

• AI 引擎系列 1 - 从 AI 引擎工具开始（2022.1 更新） 

• AI 引擎系列 2 - AI 引擎计算图简介（2022.1 更新）

• AI 引擎系列 3 - AI 引擎内核简介 

• AI 引擎系列 4 - 首次运行 AI 引擎编译器和 x86simulator（2022.1 更新）

• AI 引擎系列 5 - 以 AI 引擎模型为目标运行 AI 引擎编译器（2022.1 更新）

• AI 引擎系列 6 - 在 Vitis 分析器中分析 AI 引擎编译结果（2022.1 更新） 

• AI 引擎系列 7 - 在仿真内通过追踪来可视化 AI 引擎事件（2022.1 更新） 

• AI 引擎系列 8 - 运行时比率参数简介

• AI 引擎系列 9 - 运行 AI 引擎的完整系统（第一部分）

• AI 引擎系列 10 - 运行 AI 引擎的完整系统（第二部分）

• AI 引擎系列 11 - 使用 AIE API 对 FIR 滤波器进行代码矢量化

AXI 基础系列博客

• AXI 基础第 1 讲 - AXI 简介

• AXI 基础第 2 讲 - 使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真

• AXI 基础第 3 讲 - 使用 AXI VIP对 AXI4-Lite 主 (Master) 接口进行仿真

• AXI 基础第 4 讲 - 使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具

• AXI 基础第 5 讲 - 创建 AXI4-Lite Sniffer IP 以在赛灵思 Vivado IP Integrator 中使用

• AXI 基础第 6 讲 - Vitis HLS 中的 AXI4-Lite 简介（第 1 部分）

• AXI 基础第 7 讲 - 使用 AXI4-Lite 将 Vitis HLS 创建的 IP 连接到 PS

Versal PCIe 系列博客

• In-built Debug Features in Versal ACAP Xilinx PCI Express IPs
• Monitoring the Configuration Status Interface of the Versal ACAP Integrated Block for PCI Express using a custom debug IP
• Reading the PCIe Configuration Space of the Versal ACAP Integrated Block for PCI Express through the Configuration Management Interface
• Using the ILA Advanced Trigger Feature to debug designs with the Versal ACAP Integrated Block for PCI Express IP
• Debugging Versal ACAP Integrated Block for PCIe Express link issues using in-built "PCIe Link Debug" feature
• Register based debugging of Versal ACAP CPM Mode for PCI Express Designs

PetaLinux 镜像调试系列博客

• PetaLinux 镜像调试系列-在 Vitis 中调试 ARM 可信固件和 U-boot

• PetaLinux 镜像调试系列：调试 Device Tree Generator

• PetaLinux 镜像调试系列：在 Vitis 中调试 Linux 内核

方法论、时序及节省编译时间系列博客

方法论

• 使用方法论报告第 1 部分：时序已满足，但硬件功能出现错误

• 使用方法论报告第 2 部分：方法违例对于 QoR 的影响

• 使用方法论报告第 3 部分：时序已满足，但硬件中存在 DDR4 校准失败

• 使用方法论报告第 4 部分：罕见的比特翻转

• 使用方法论报告第 5 部分：DDR4 IP 校准后硬件故障，指示存在时序问题，但时序报告中无任何违例

• 使用方法论报告第 6 部分：设计无法连贯布线

• 解决方法论问题以简化时序收敛

时序

• Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 1 部分

• Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 2 部分

• RQS 设计收敛建议 ID RQS_CLOCK-12

• Vivado 综合操作中的重定时

• 在 Vivado 中利用 report_qor_suggestions 提升 QoR

• 使用 Report QoR Assessment 命令

• 利用 RQA 和 RQS 实现设计收敛

• 通过在 Vivado Synthesis 中使 URAM 矩阵自动流水线化来实现最佳时序性能

• 时序路径分析提速

​节省编译时间

• 节省编译时间系列 1 

• 节省编译时间系列 2：使用增量实现 

• 节省编译时间系列 3：使用增量综合 

• 节省编译时间系列 4：利用 Tcl 脚本对编译时间进行剖析

• 节省编译时间系列 5：为多个 Vivado 工程复用远程 IP 高速缓存

IP integrator 系列博客

• IPI 博客系列 1：Zynq UltraScale+ MPSoC 和 Versal 的 IP integrator (IPI) 基本功能特性

• IPI 博客系列 2A：IP integrator (IPI) 中的 GT 设计输入

• 如何在IPI流程中修改（以太网）IP工程（及其所包含的GT模块）的代码与属性

• IPI Blog Series 3: Designing with RTL as Top

视频系列博客

• 视频博客 - 如何在 Vivado 2019.1 中将 VCU118 开发板的 HDMI 示例设计移植到 VCU128 开发板

• Video Blog - Implementing the UHD-SDI TX subsystem in a TX only design on a ZCU106 board

• Video Blog - How to port the DisplayPort 1.4 RX Subsystem Example Design from a ZCU102 Board to a ZCU106 Board in Vivado 2021.1

视频博客初学者系列

• Video Series 1: Introduction to Digital Video

• Video Series 2: From Native video to AXI4-Stream

• Video Series 3 - RTL simulation with input from an image file (PPM)

• Video Beginner Series 4 - Simulation with the Xilinx TPG IP

• Video Series 5 - Saving simulation outputs to an image file (PPM)

• Video Beginner Series 6: From AXI4-Stream to Native Video

• Video Beginner Series 7: How does the AXI4-Stream to Video Out IP work?

• Video Beginner Series 8: Debugging the AXI4-Stream to Video Out IP

• Video Beginner Series 9: YUV/YCbCr Color Space on AXI4-Stream Interface

• Video Beginner Series 10: YCbCr Chroma subsampling/resampling

• Video Beginner Series 11: From Sensor output to RGB image

• Video Beginner Series 12: Using the AXI4-Stream Infrastructure IP Suite (Part 1)

• Video Beginner Series 13: Using the AXI4-Stream Infrastructure IP Suite (Part 2)

• Video Beginner Series 14: Creating a Pattern Generator using HLS (Part 1)

• Video Beginner Series 15: Creating a Pattern Generator using HLS (Part 2)

• Video Beginner Series 16: Understanding Video Timing with the VTC IP

• Video Beginner Series 17 - Create a Video Crop IP using HLS (part 1)

• Video Beginner Series 18: Create a Video Crop IP using HLS (part 2)

视频博客高级系列

• Video Series 19: Using the On-Board HDMI on ZC702 (Vivado design)

• Video Series 20: Starting with SDK and configuring the ADV7511

• Video Series 21: TPG Application on ZC702

• Video Series 22: Supporting multiple video resolutions on ZC702 HDMI

• 视频系列 23：在 Pynq-Z2 HDMI 输出上生成视频输出

• 视频系列 24：在三重缓存模式下使用 AXI VD

• Video Series 25: Debugging issues on the AXI VDMA IP

• 视频系列26：AXI VDMA IP 的高级用例

• 视频系列 27：Video Processing Subsystem IP 入门

• Video Series 28: Using the VPSS IP in Color Space Converter mode

• Video Series 29 – Understanding Video Scaling – Example with VPSS IP

• Video Series 30 – Understanding Interlaced Video

• Video Series 31 – Debugging a Video System using an ILA

• Video Series 32 - Visualizing the Video_Mixer example design using the ZC702 evaulation kit's On-Board HDMI (Part 1 - Vivado Project)

• Video Series 33 - Visualizing the Video_Mixer example design using the ZC702 board’s On-Board HDMI (Part 2 - Software Application)

• 视频系列 34：Video Frame Buffer IP 入门指南（含 Vitis 中的应用示例）

• 视频系列 35 - 糟糕！我的视频设计无法运行！这可如何是好？