• Versal™ の製品およびシステムアーキテクチャの特定
• ターゲット デバイスを選択
• パフォーマンス要件の特定
• 電源要件の特定
• I/O 要件を特定
• PCI Express® およびイーサネット プロトコルの確認と選択
• 追加のデザイン要件の特定

• Vivado™ プロジェクトを作成
• Vivado IP インテグレーターを使用した CIPS、NoC/DDRMC、GT を含むブロック デザインを作成
• PMC ベースのブート モード、SYSMON、SEM、リードバック用に CIPS を設定 V*
• NoC パフォーマンス制約を適用 V*
• I/O 配置制約を適用
• HLS を使用して RTL または C/C++ で IP を設計
• デザインがコーディング ガイドラインに従っているかどうかを確認
• ブロック レベル デザインに制約を適用し、設計手法チェックを実行し、パフォーマンスを検証
• 最上位デザインを組み立て、制約の適用を完了し、設計手法チェックを実行

V* = 新規で、Versal デザインの場合は必須

• デバイスの性能を評価
• 回路図入力
• ボード デザインをレイアウトし、シミュレーションを実行
• プロトタイプ、ビルド、テスト

• デザインをシミュレーションして機能および初期のパフォーマンスを評価
• デザインのタイミングと消費電力クロージャを反復
• プログラマブル デバイス イメージの生成 (PLM ファームウェアを含む） V*
• ハードウェアの機能テストを実行
• ハードウェアでパフォーマンスを検証

V*  = 新規で、Versal デザインの場合は必須