快捷参考：传统流程（无嵌入式软件）

• 回顾 Versal™ 产品和系统架构
• 选择目标器件
• 识别性能要求
• 识别功耗要求
• 识别 I/O 要求
• 回顾并选择 PCI Express® 和以太网协议
• 识别其他设计要求

• 创建 Vivado 工程
• 使用 Vivado IP integrator 创建含 CIPS、NoC/DDRMC 和 GT 的块设计
• 配置 CIPS 用于基于 PMC 的启动模式、SYSMON、SEM 和回读 V*
• 应用 NoC 性能约束 V*
• 应用 I/O 布局约束
• 在 RTL 或 C/C++ 中使用 HLS 设计 IP
• 确保设计符合编码准则
• 约束块级设计、运行方法论检查并确认性能
• 汇编顶层设计、完成约束并运行方法论检查

• 评估器件功能
• 执行板级原理图输入
• 对开发板设计进行布局和仿真
• 原型设计、构建并测试

• 通过设计仿真来进行功能和早期性能评估
• 设计时序和功耗收敛迭代
• 生成可编程器件镜像（包括 PLM 固件）V*
• 执行硬件功能测试
• 确认硬件性能

V* = Versal 设计的新增要求