表の日本語列に含まれている翻訳バージョンは、資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

はじめに

はじめに	日本語
Recommended Timing Closure Methodology (UG949)	推奨されるタイミング クロージャ (UG949)
Report QoR Suggestions (UG906)	QoR 推奨項目レポート (UG906)
Dataflow Analysis (UG906)	データフロー解析 (UG906)
UltraFast Design Methodology Timing Closure Quick Reference Guide (UG1292)	UltraFast 設計手法タイミング クロージャ クイック リファレンス ガイド (UG1292)
Versal Adaptive SoC Design Methodology Timing Closure Quick Reference Guide (UG1788)	Versal アダプティブ SoC 設計手法タイミング クロージャ クイック リファレンス ガイド (UG1788)
Analyzing Implementation Results	インプリメンテーション結果の解析
Running Design Rule Checks (DRCs) in Vivado	Vivado でのデザイン ルール チェック (DRC) の実行
Timing Analysis Controls	タイミング解析制御
Vivado Report Design Analysis	Vivado のデザイン解析レポート
Vivado Design Suite Tutorial: Design Analysis and Closure Techniques (UG938)	Vivado Design Suite チュートリアル: デザイン解析およびクロージャ テクニック (UG938)
キー コンセプト	日本語
UltraFast Vivado Design Methodology For Timing Closure	タイミング クロージャのための UltraFast Vivado 設計手法
Vivado Timing Closure Techniques - Physical Optimization	Vivado タイミング クロージャ テクニック: 物理最適化
Cross Clock Domain Checking - CDC Analysis
Performing Timing Analysis (UG906)	タイミング解析の実行 (UG906)
Timing Methodology Checks (UG906)	タイミング手法チェック (UG906)
使用方法 (英語)	日本語
AR45187 - How Do I Read the Timing Delay Names?	AR45187 - タイミング遅延名の命名規則を教えてください。

重要なラーニング資料

ビデオ	日本語
Design Analysis and Floorplanning with Vivado	Vivado でのデザイン解析およびフロアプラン
Using the Vivado Timing Constraint Wizard	Vivado タイミング制約ウィザードの使用
Advanced Clock Constraints and Analysis	アドバンス クロック制約および解析
Using report_cdc to Analyze CDC Structural Issues	report_cdc コマンドを使用した CDC の構造的問題の解析
Vivado Saving and Restoring Reports Using RPX Files	RPX ファイルを使用した Vivado タイミング レポートの保存と復元
ユーザー ガイド (英語)	日本語
Vivado Design Suite User Guide: Design Analysis and Closure Techniques (UG906)	Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)
Vivado Design Suite User Guide: Using Constraints (UG903)	Vivado Design Suite ユーザー ガイド: ユーザー制約 (UG903)
トレーニング	日本語
Vivado Design Suite を使用した FPGA の設計

日本語

よくある質問 (FAQ) (英語)	日本語
AR54561 - How Does Vivado Timing Analysis Calculate Worst-Case Timing Values If I Do Not Know the Temperature Grade?	AR54561 - デバイスの温度グレードが不明な場合のワースト ケース タイミング値の算出方法を教えてください。
AR55248 - Why Do I Get a CRITICAL WARNING "No Clocks Specified For My IP", or "No Valid Object(s) Found for set_max_delay"?	AR55248 - 「CRITICAL WARNING: [Vivado 12-259] No clocks specified,​ please specify clocks」または「CRITICAL WARNING: [Vivado 12-1387] No valid object(s) found for set_max_delay」というクリティカル警告が表示される理由を教えてください。
AR51455 - What Are TNS, WNS, THS, and WHS?	AR51455 - TNS、WNS、THS、および WHS について教えてください。
AR56877 - Latch Analysis Parameters, "Time given to startpoint" and "Time borrowed from endpoint"	AR56877 - ラッチ解析パラメーター [Time given to startpoint] および [Time borrowed from endpoint] について教えてください。
AR50384 - Why Do I Get "ERROR [Constraints-443] set_max_delay -datapath_only: t1_reg/Q is not a valid start point"	AR50384 - 「ERROR: [Constraints-443] set_max_delay -datapath_only: 't1_reg/Q' is not a valid start point」というエラーが発生する理由を教えてください。
AR56393 - Report_Datasheet - Explanation for "Source Offset to Center"	AR56393 - report_datasheet を実行して生成されたレポートの [Source Offset to Center] について教えてください。
フォーラム
アダプティブ SoC および FPGA コミュニティフォーラム - タイミング解析

Vivado Design Suite 製品ページ

デザイン ハブ ランディング ページ