中文列中所列示的中文版本可能并非最新版本。如中文版本并非最新版本，请将其用作参考。请参阅最新英文版本以获取最新信息。该页面内英文文档的所有链接均指向最新版本。

入门指南

入门指南

简介
采用 Vivado IP integrator 进行设计
UG994 - Vivado Design Suite 用户指南：采用 IP integrator 设计 IP 子系统
UG995 - Vivado Design Suite 教程：采用 IP integrator 设计 IP 子系统
UG1118 - Vivado Design Suite 用户指南：创建和封装定制 IP
UG1119 - Vivado Design Suite 教程：创建和封装定制 IP
UG898 - Vivado Design Suite 用户指南：嵌入式处理器硬件设计
主要概念
UG892 - IP integrator 的版本控制解决方案
UG994 - 在 IP integrator 中使用 RTL
以 Zynq 为目标来使用 Vivado IP integrator
在 Vivado IP integrator 中使用多个时钟域
IP integrator 中构建的 AXI PCI Express MIG 子系统
UG994 - 设计辅助：IP integrator 中的块自动化和连接自动化功能特性
UG898 - 使用 IP integrator 搭配 Zynq 来设计
UG898 - 使用 IP integrator 搭配 MicroBlaze 处理器来设计
UG898 - 使用 IP integrator 搭配存储器 IP (MIG) 来设计
UG898 - IP integrator 中建议的复位和时钟拓扑结构
UG1119 - 为 Vivado IP integrator 封装定制 AXI IP
UG994 - 选择性升级块设计

其他学习资料

其他学习资料

用户指南	设计文件
UG994 - Vivado Design Suite 用户指南：采用 IP integrator 设计 IP 子系统
UG898 - Vivado Design Suite 用户指南：嵌入式处理器硬件设计
参考指南	设计文件
UG1037 - Vivado Design Suite：AXI 参考指南
视频	设计文件
块设计容器
IP 版本控制
IP integrator 高级用户技巧
将开发板自动化设置与 IP integrator 搭配使用
使用 Vivado IP integrator 进行 AXI 接口调试
引用 RTL 模块以供在 Vivado IP integrator 中使用
应用指南	设计文件
XAPP1204 - 使用 Vivado IP integrator 集成基于 AXI4 的 IP 的方法	设计文件
培训	设计文件
使用 Vivado Design Suite 设计 FPGA 2

支持资源

支持资源

常见问题解答 (FAQ)
UG994 - 如何将位于 IP integrator 外部的定制 AXI HDL 连接到 Zynq AXI 接口？
UG994 - 能否使用 Tcl 命令来创建 IP integrator 设计？
UG911 - 如何将 XPS CIP Wizard 中创建的定制 IP 导入 IP integrator？
UG994 -“Create Port”（创建端口）与“Create Interface Port”（创建接口端口）之间有何差别？
UG1118 - 如何管理定制 IP 以及如何将其添加到 Vivado 工程中？
UG1118 - 如何将 Vivado IP 设为“IP Local”（本地 IP）以便我更改 HDL 源文件？
UG898 - 如何对 Zynq 7000 设计进行仿真？
版本说明
AR000037919 - 2025.1 Vivado IP 版本说明 - 所有 IP 变更日志信息
已知问题
AR58337 - Vivado IP integrator 解决方案中心 - 热门问题
解决方案中心
AR56612 - Vivado IP integrator 解决方案中心
GitHub 教程
Vivado 设计教程

Vivado Design Suite 产品页面

设计中心登陆页面